G06F 17/16 — матричные или векторные вычисления

Номер патента: 851414

Опубликовано: 30.07.1981

Авторы: Клоков, Колпаков, Милькевич, Сычев, Шевелев

МПК: G06F 17/16

Метки: матричныхиспытаний, микроэлектронных, проведения

...логический блок с числом пар состояний, соответствующих числу параметров исследуемой схемы. Каждая пара состояний характеризует нижнюю и верхнюю границу допустимых значений одного параметра. Компоненты первого начального случайного вектора, поступающие на его входы, опрокидывают обе его границы в положение, в цифровом эквиваленте соответствующее пришедшему номинальному значению каждого параметра исследуемой схем. Компоненты второго случайного вектора опрокидывают одну из каждой пары его границ, причем левую (нижнюю) или правую (верхнюю) в зависимости от того, меньше или больше соответствующая компонента второго начального случайного. вектора соответствующей компоненты первого начального случайного вектора, Компоненты каждого...

Номер патента: 858003

Опубликовано: 23.08.1981

Автор: Дмитриев

МПК: G06F 17/16

Метки: параметров

...отказу 1-го элемента объекта, где= 1, 2 ф4 гщ)Значения измеряемых параметров проверяемого объекта подаются на входы регистра 1 записи, причем каждому параметру соответствует свойвход данного регистра записи. Регистр 1 записи формирует комбинацию нз двоичных признаков (1;О), соответствующую текущему состоянию проверяемого объекта. Пчсть, например, на первый .слева вход регистра 1 поступает сигнал 1, соответствующий допустимому значению первого контролируемого параметра. Тогда первое слева реле 4 срабатывает и замыкает контакты 5 первого слева столбца матрицы 2 состояния.Контакты б в этом столбце размыкаются. В результате левая вертикальная шина этого столбца подключается к плюсовой шине питания. В случае же, если на первый слева...

Номер патента: 858004

Опубликовано: 23.08.1981

Авторы: Петров, Смирнов

МПК: G06F 17/16

Метки: матричный, регистратор

...и сотен счетчиков адресов точек второй матрицы.Устройство, в комплексе с которым работает описываемый регистратор, включает определенные координатные ключи или группу ключей. При этом на выходах выбранных в блоках 2 и 5 горизонтальных ключей появляется отпирающее напряжение +Е, которое через токоэадающие резисторы подается на базы дополнительных транзисторов 9.Дополнительные ключи 3 и б подают потенциал от источника +Р на коллекто" ры дополнительных транзисторов выбранной секции, Последние открываются и передают открывающии потенциал в горизонтальные шины выбранной секции. Одновременно в блоках вертикальных координатныхключей 1 и 4 открываются вертикальные координатные ключи,создавая цепь для прохождения тока.Предположим, что в первой...

Номер патента: 868778

Опубликовано: 30.09.1981

Авторы: Колпаков, Семенов, Сычев, Шевелев

МПК: G06F 17/16

Метки: испытаний, матричных, микроэлектронных, проведения, схем

...оптимальное двумерное сечение допусковой области. Параллельно с работой вычислительного блока 13 продолжается случайный перебор квантов первого и третьего внутренних параметров схемы, первого и четвертого и т.д. Таким образом, получают серию оптимальных двумерных сечений допусковой области относительно первого параметра. Первый вычислительный блок 13 проводит совместную обработку всей серии сечений, определяя максимально допустимый диапазон изменения первого параметра и его оптимальное для этой серии сечений номинальное значе"ние. При получении сечения области работоспособности первого и последнего параметров первый вычислительный блок 13 останавливает работу устройства домомента выдачи оптимального номинального значения первого...

Номер патента: 881760

Опубликовано: 15.11.1981

Автор: Аристов

МПК: G06F 17/16

Метки: микропроцессор, цифроаналоговый

...3и блок 4 формирования уровня напряжения, вход 5 микропроцессора.Блок вычислений вектора 1 содержитрешающие блоки б, которые содержаттри сумматора 7-9, узел умножения 10и ти коммутатора 11,Последовательность работы устройства состоит в задании кода операцийв виде комбинаций высоких и низкихуровней напряжения по входу 5, задании в виде напряжений на первый и вто рой входы устройства соответственнозначений переменных, являющихся компонентами вектора, и съем результатов в виде напряжений, формируемыхна всех четырех выходах устройства, 65 Код операций характеризуется значениями а ад, амм д" м 57 к, 9 н бхайгде а; и; - компоненты матриц А и 8 соответственно.Код операций задается на входы узлов б блока 1, блока 2 и функционального...

Номер патента: 903898

Опубликовано: 07.02.1982

Автор: Новик

МПК: G06F 17/16

Метки: анализатор, сигнатурный

...формирователя 5 соответствующее измерительное окно, В зависимости от состояния входного бита шифратор 1 перекодирует каждый бит выходаконтролируемого элемента в дебитатаким образомЛогическая 1 1 1Логический О 0 О2. 10где 7. - третье состояние сигнала диагностической информации. Таким образом, за один период главного синхросигнала 10 происходит кодирование одного бита выхода тестируемой логической схемы в два соответствуюших бита, последовательное мультиплексирование этих двух бит на вход формирователя сигнатур и за счет итогового синхросигнала 12-два сдвига в регистре сдвига формирователя сигнатур, участвующих в формировании общей сигнатуры, При этом, очевидно, удваивается длина контролируемого двоичного вектора, что...

Номер патента: 938286

Опубликовано: 23.06.1982

Автор: Левин

МПК: G06F 17/10, G06F 17/16

Метки: вычислений, матричных

...числа, получаемого в счетчике 12 импульсов.Число инверсий из счетчика 12 импульсов переносится в блок 1 О вывода.При вычислении определителя матрицы, т.е. когда индексами элементовперестановки являются вторые индексы элементов матрицы, четкость перестановки дает соответствующему членуматрицы знак "плюс", а нечетностьзнак "минус".В режиме определения транспозиций переключатель 9 устанавливается в положение б.Исходная перестановка вводитсяв блок 6 ввода аналогично предыдущему режиму работы, причем коды индексов вводимой перестановки в ячейке запоминающего блока 7 располагаются последовательно, начиная сячейки с номером 1, М 1,По команде с блока 1 управленияс помощью .коммутатора 5 из блока 7выбирается код индекса а...

Номер патента: 943739

Опубликовано: 15.07.1982

Автор: Фет

МПК: G06F 17/16

Метки: векторов, двоичных, сжатия

...является низкое быстродействие, обусловленноенепрерывным характером передачи информации,Цель изобретения - увеличение быстродействия.Поставленная цель достигается тем,что в устройство для сжатия двоичных векторов, выполненое в виде матрицы запоминающих ячеек, содержащей,Ф строк и 20й столбцов, (Щм П ), причем каждая ячейка содержит два элемента И, элементИЛИ и. два элемента НЕ, вход первогоэлемента НЕ соединен с первым информа 2ционным входом ячейки и первым входом первого элемента И, выход первого элемента НЕ соединен с первым входом второго элемента И, второй вход которого соединен со вторым информационным входом ячейки, в каждую ячейку введен триггер, выход которого соединен с информационным выходом ячейки, установочный вход...

Номер патента: 955088

Опубликовано: 30.08.1982

Авторы: Белецкий, Еременко, Лисник, Пухов, Стасюк

МПК: G06F 17/16

Метки: векторов, вычисления, двух, произведения, скалярного

...),.что достигается и ф рования в каждом разряде выр следующей системы логичес 4 в нений: в 11=20+(если в )-омжение (3)иена правилтивном случЗнак произведениянт векторов Х,У опом в соответствииМомент фиксации конца переходного процесса определяется ) тогда, когда конъюнкция значений 1. ) 1,2 п в выражении 6) равна единице, т.е.о8)1:Ьл.,л,л. .Работа ус 1 ройства происходит следующим образом.На вход обнуления устройства подается импульс, благодаря чему ре гистр 5 и триггер 9 устанавливаются в нулевое состояние, После этого на входы 11 устройства, т,е, разряды 11, 11114, и входы 12, т.е, разряды 12, 12 124,подаются со ответственно знацения разрядов соответствующих компонент векторов Х,У и в схеме идет переходной процесс,В это время на вход...

Номер патента: 999060

Опубликовано: 23.02.1983

Авторы: Гузенко, Лисник, Пухов, Стасюк

МПК: G06F 17/16

Метки: вычисления, квадратного, корней, уравнения

...одноразрядно"сумматора 1 О Выход каждого 1-го го сумматора 10 и выход суммы каждо( = . и 2) одноразрядного сум- го 1-го одноразрядного сумматора 10 (1=1 2и+2) о ни ателя 13 ь. й группы 2и-и группы соединены соответствен"соединен с первым входом (1-1)-го . но с входом старшего (целого) разодноразрядного сумматора-вычитате- ряда Эо и М-го разряда второй выходля 13 (к+1)-й группы 2. Вторые входы ной шины 9 , Второй выхо 2 "1)- мд ор ряд ых сумматоров-вычитателеи .;одноразрядного суммат .12 - 3 каждой (1+1)-й группы 2 обьеди- пы 1 соединен с тро сумматора-ои груп 45 . Соединен с третьими входами 2+ иены и подключены к входу переноса 4-2)-го (2+1-1)-го одноразрядных (и+2)-го сумматора-вычитателя 13 сумматоров 11 и 12 (+1)-й группы(к+1)-й...

Номер патента: 1059579

Опубликовано: 07.12.1983

Авторы: Курейчик, Мороговский, Поливцев, Раппопорт

МПК: G06F 17/16

Метки: задач, комбинаторно-логических, печатных, плат, проектировании, решения

...переключатель задания размера планарнойчасти, выходы которого являются первыми выходами блока, генератор одиночного импульса, однополюсный переключатель, три элемента И, два 55триггера, причем вход однополюсногопереключателя соединен с выходомгенератора одиночного импульса, первый выход - с первыми выходами первого и второго элементов И, второй 60выход - с прямым входом первого триггера и инверсным входом второго триггера, прямой выход первого триггерасоединен с вторым входбм первогоэлемента И входы третьего элемента И являются входами блока управления, выход третьего элемента И соединен с инверсным входом первоготриггера и вторым входом второгоэлемента И, выходы первого элемента И и второго триггера являются твторыми выходами...

Номер патента: 1076910

Опубликовано: 28.02.1984

Авторы: Аристов, Боюн

МПК: G06F 17/16

Метки: вектора, поворота

...и установочными 10 входами первого 1 и второго 2 регистров, вторые информационные входы которых подключены к выходамсоответственно первого 7 и второго8 сумматоров, первый и второй ин формационные входы первого суммато-,ра 7 соединены с выходами соответственно третьего регистра 3 и второго сдвигателя 6, первый и второйинформационные входы второго сумматора 8 подключены к выходам соответственно четвертого регистра 4 ипервого сдвигателя 5, информационные входы первого 5 и второго 6сдвигателей соединены с выходамисоответственно первого 1 и второго2 регистров, первый и второй входыи выход элемента ИЛИ 30 подключенысоответственно к прямому выходупервого триггера 20, выходу дешифратора нуля 23 и первому входу первого элемента И 25,...

Номер патента: 1078431

Опубликовано: 07.03.1984

Авторы: Аристов, Боюн

МПК: G06F 17/16

Метки: варианты, вектора, его, поворота

...суммирую -ший вход, знаковый и информационный выходы которого подключены соответственно к аналоговому входу устройства, входу приращениянакапливающего сумматора и входам пороговых элементов группы,информационный вход и выход на-капливающего сумматора соединенысоответственно с выходом регистраинкрементных приращений и инфор 0 15 20 25 Зо 35 40 45 50 55 60 65 мационным выходом устройства, выходы пороговых элементов группы подключены к соотнетствукщим информационным входам приоритетного блока, выход которого соединен с информационным входом регистра инкрементных приращений, перные информационные нходы пер - ного и второго регистров подключены соответственно к первому и второму информационным входам устройства, вторые...

Номер патента: 1115061

Опубликовано: 23.09.1984

Авторы: Алеев, Кондратьев, Савкин, Чудов

МПК: G06F 17/16

Метки: выбора, двоичной, матрицы, первым, переставляемого, размером, столбца, столбцом

...матрицу элементов 2 памяти, первую группу 3 элементов НЕ 4, первую группу 5 элементов И 6, вторую группу 7 элементов НЕ 8, третью группу 9 элементов И 10, элемент ИЛИНЕ 11, третью группу 12 элементов НЕ 3, четвертую группу 14 элемен 15 тов И 15, вторую группу 16 элементов И 17, группу 18 элементов ИЛИ 19, выходы 20 устройства.Выходы 2-2 щ диагональных эле 20 ментов памяти столбцов матрицы 1 через элементы НЕ 4 группы 3 подклю - чены к первым входам элементов И 6 группы 5, вторые входы 2-(щ) элементов И 6 объединены с входами 2-(щ) элементов НЕ 13 группы 12, с первыми входами 1-(щ) элементов И 15 группы 14 и соединены с выходами элементов 2 памяти первых строк 3-(щ) столбцов матрицы, второй вход (щ) элемента И 6 объединен30 с...

Номер патента: 1134948

Опубликовано: 15.01.1985

Авторы: Волкогонов, Петров, Степанов

МПК: G06F 17/10, G06F 17/16

Метки: вычислительное, матричное

...соединены с информационнымивходами первого входного коммутатора,выходы первой группы которого соединены с первыми входами соответствующих элементов ИЛИ первой группы,выходы второго входного регистра соединены с информационными входами второго входного коммутатора, выходыпервой группы которого соединеныс вторыми. входами соответствующихэлементов ИЛИ первой группы, выходывторой группы второго входного.коммутатора соединены с первыми входамисоответствующих элементов ИЛИ второйгруппы, вторые входы элементов ИЛИ.второй группы кроме первого, соединены с первыми выходами соответствующих матричных коммутаторов, информационные входы которых соединены стретьими выходами соответствующихвычислительных ячеек первого столбцаматрицы, вторые...

Номер патента: 1179369

Опубликовано: 15.09.1985

Авторы: Белецкий, Кулик, Лисник, Мазурчук, Пухов, Стасюк

МПК: G06F 17/16

Метки: векторов, вычисления, двух, произведения, скалярного

...11.-мерных векторов, например, в системах автоматического управления быстро- протекающими процессами, динамическими объектами, математические модели которых представляются в виде совокупности сумм парных произведений.Цель изобретения - повышение быстродействия.На чертеже приведена схема устройстка для вычисления скалярного произведения векторов для случая, когда 11 =4 и 1 =3 (п - разрядность Выражение (1) при 11 =4быть записано1 1фТ Х1 ЧЗХЗ+ ЧзХз3 ггэ+ гхг+ Ч х, +Т,Хзг 4 4 4Ч 2 Х + разрядная матрица, представляющая собой разрядноеизображение у при о=3.и 11=3 может т, 2 4 6 2 т 7,у 2Х поступают на входы суммаора 9. Если У, О, 7 щО и т.д., а ,=1, то на выходе (8-1)-го элемента И 7 образуется единица, которая поступает на первые входы...

Номер патента: 1201836

Опубликовано: 30.12.1985

Автор: Тормышев

МПК: G06F 17/16, G06F 7/544

Метки: вектора, вычисления, модуля

...в круглых скобках выражений (1) и (2), одно из скобочныхвыражений в (1) и (2) превращается в нуль, а другое будет равно искомому результатур Х=/Хе+1 т, при этом момент окончаниявычислений .совпадает с моментом обнуения одного из скобочных выражений в (1) и (2). Для удобства фиксации этого момента окончания вычислений определяется при изменении знака одного из скобочных выражений с плюса (+) на минус ( - ),Подсчет значений скобочных выражений в (1) и (2) осуществляется счетчиками 1 и 2, а значения функции рассогласования (1) и (2) подсчитываются сумматором 3.Максимальное значение абсолютной погрешности во всем диапазоне работы устройства не превышает одного элементарного шага.Устройство работает следующим образом,В исходном...

Номер патента: 1211754

Опубликовано: 15.02.1986

Авторы: Арсени, Бородянский, Саак, Сурженко

МПК: G06F 17/16

Метки: вычисления, матрицы, обратной

...ИЛИ, седьмой выход распределителя импульсов соединен с четвертым входом третьего элемента ИЛИ,управляющими входами первого, третьего и четвертого коммутаторов и первымуправляющим входом второго коммутатора, восьмой выход распределителяимпульсов соединен с четвертым входомчетвертого элемента ИЛИ и вторым входом пятого элемента ИЛИ, выход которого соединен со входом стробированияпервого блока вычисления скалярногопроизведения, девятый выход распределителя импульсов соединен с третьимвходом первого элемента ИЛИ, второйвход элемента И соединен с вторымуправляющим входом второго коммутатора и с десятым выходом распределителя импульсов, выход пятого блокапамяти соединен с выходом устройства. Устройство содержит вход матрицы А 1, блок памяти...

Номер патента: 1211755

Опубликовано: 15.02.1986

Авторы: Борисенко, Дуда, Жалило, Коновалов, Кот

МПК: G06F 17/16

Метки: матриц, обращения

...формирователь знаменателя 33, второй и третий умножители 34 и 35, второй сумматор 36, первый, второй входы 37 и 38 и выход третьего умножителя 35Буферный блок 5 памяти (фиг.5) содержит первый и второй регистры 40.1Блок управления 8 (фиг.6) содержит генератор 41 тактовых импульсов, первый одновибратор 42, триггер 43.1 запуска, триггер 43.2 выдачи, триггер 44 состояния, элемент И 45, элемент НЕ 46, второй одновибратор 47, счетчик 48, схему 49 сравнения и формирователь 50 сигнала выбора, вход 51 запуска блока 8 .и устройства, выход 52 генератора 41, информационный вход 53 триггера 44, первый и второй входы 54 и 55 элемента И 45, выход 56 схемы 49, счетный вход 57 счетчика 48.Мультиплексоры 27-31 выполнены по схемам, приведенным на...

Номер патента: 1226448

Опубликовано: 23.04.1986

Авторы: Зуев, Турсунканов, Шумилов

МПК: G06F 17/16, G06F 7/548

Метки: вычисления, матричное, тригонометрических, функций

...вычислительных ячеек 12 вычисляющейматрицы 1 выполняет две операции алгебраического суммирования. На выходах 25 вычислительных ячеек 12г-й строки присутствует значение у.,а на выходах 26 вычислительных ячеек 12 - значение хНа 1-й итерации в формированииучаствуют два числа х, и у., причемдля получения 3-го разряда у необ.ходимо иметь )-й разряд у, и (3-)-йразряд х , что является причинойзадержки. Но х - это значение созчс точностью д-разрядов, т.е. послех-ой итерации значениястаршихразрядов х.) = 1,(3.+1)п неизменяются. С другой стороны, в формировании у. , величина х участ)-1 1вует без д младших разрядов.Иатричное устройство состоит из:матрицы вычислительных ячеек 12,вычисляющей значение х и ур,коммутатора, работа которого описывается...

Номер патента: 1226484

Опубликовано: 23.04.1986

Авторы: Выжиковска, Выжиковски, Каневский, Лозинский

МПК: G06F 17/16

Метки: вектор, матрицы, умножения

...отсчет Х,поступает в регистр операнда З.Ь. Такт (к + 2 Ь - 1). В модуле 1.Ь выполняется базовая операция, в результате которой окончательное значение отсчета у записывается в регистр 6,Ь. Такт (к + Ь) . Отсчет у перенис ык вается в регистр 7,Ь, откуда поступает на выход устройства.При выполнении операции умножения полностью заполненной матрицы А размером ИИ (И = Ь) на вектор Х согласно выражению й у=. а Х 1 с=01 Б 1 (2) 10устройство работает следующим образом.В исходном состоянии счетчик 12обнулен. Затем на вход блока управления 2 поступает сигнал "Полностью 15заполненная матрица" под воздействиЭем которого счетчик 12 начинает реагировать на поступающие на его счетныйвход тактовые импульсы, осуществляяих счет по модулю И. Содержимое...

Номер патента: 1233141

Опубликовано: 23.05.1986

Авторы: Гуляев, Кедровский, Лисник, Стасюк, Чаплыга

МПК: G06F 17/16, G06F 17/17

Метки: вычислительное, матричное

...которого на выходе первого сумматора 3 образуется значение За, которое поступает навторые информационные входы всехмультиплексоров 4 и хранится до момента подачи на входы 5 и б новых аргу- О ментов. Кроме того, значение а поступоступает на вход второго операнда второго сумматора-вычитателяпервой группы, Во втором сумматоре-вычитателе 1 первоц группы реализуется в соответствии с формулой (5) вы"ф(1 -ъ Д (1 ч("1ражение Ь - 2 а ь= Ь , благо"(т 1 даря чему вычисленное значение Ьс его выхода пос.тупает на вхоц первого операнда третьего сумматора-вычитателя 1 первой группы, а на входе знакового разряда второго сумматоравычитателяпо выражению (5) обраг зуется значение второго разряда результата искомого неизвестного ,гЗпначение м...

Номер патента: 1233165

Опубликовано: 23.05.1986

Авторы: Байков, Сергеев

МПК: G06F 17/16

Метки: вычислительное, матрицами, операций

...одна цифра в значении всех корней, формируемых в регистрах 2 результата цы заносятся элементы одной из матриц-сомножителей для вычисления обратной матрицы, а потом в регистры11 коэфФициентов второй матрицы -вторая матрица-сомножитель.При возведении матрицы в степеньЬ вычисления производятся, как и приумножении, только установкой по нходу начальной установки устройства 10счетчика столбцов 13 в ноль ). раз,При возведении матрицы н степень,при обращении матрицы, только установкой по входу начальной установкиустройства 10 счетчика столбцов 13 вноль ). раз,Вычислительное устройство для операций над матрицами, содержащсе первую матрицу (г ) рег истроп кгэффгг 3 1233 бз 4 циентов, первую и вторую матрицы ГОВых регистрОВ свободных членов и (")...

Номер патента: 1233169

Опубликовано: 23.05.1986

Авторы: Кухарев, Новоселов, Ржанов, Черепов

МПК: G06F 15/00, G06F 17/16

Метки: матричный, параллельный, процессор

...на их информационный вход, либо пропускать данные с входа на выход. Это позволяет, управляя состоянием ОЭ, выполнять в модулях целый ряд преобразований (фиг. 6 - 11). Например, при подаче на входы 6 - 9 управ- гО ляющих сигналов "1111" все модули процессора выполняют преобразование Уолша-Пэли, В этом случае данные Х и Х , поступающие. на первыйеаи второи вход ОЭ первого столбца пер вой строки каждого ФППЭ первого столбца Г -й строки, сложатся и появятся на первом выходе ОЭ первого столбца первой строки, а их разность - на втором выходе этого ОЭ. Таким образом,20 на первом выходе ОЭ первого столбца первой строки каждого модуля первого столбЦа г: -й стРоки полУчаем Х Е о+ро + Х, а на втором выходе - Хе+ оХ,+.25.ОЭ первого столбца второй...

Номер патента: 1236500

Опубликовано: 07.06.1986

Авторы: Гуляев, Спиченков, Стасюк, Чаплыга

МПК: G06F 17/16

Метки: вектор, вычисления, вычислительная, матрицы, однородная, параллельная, произведения, структура

...схема однородной параллельной вычислительной структуры для вычисления произведения матрицы на вектор при ш щ 3, ищ 4; на фиг. 2 схема блока сумма торов К-й строки 1-го столбца матрицы е и сформируем матрицу бипар тон нида и векторы бипарных элементов соотвственно(4) О реализуется выражение Ь + АЬ, когда1., = 1, = Ь 2 = О, то вычисляетсятолько произведение матрицы А навектор Ь (каждый двухвходовый сумматор 20 блока сумматороввыпо 2(нен на интегральной схеме и реализует операцию суммирования, когда наего управляющем входе единичный сигнал, и пропускает информац:(ю с первого входа на выход без иэменеыия,когда на его управляющем входе нулевой сигнал)После подачи исходнойинформации в схеме устройства протекает переходной процесс, по...

Номер патента: 1247892

Опубликовано: 30.07.1986

Авторы: Зуев, Турсунканов, Шумилов

МПК: G06F 17/16

Метки: вычислительное, матричное

...выходах 23 первого ряда вычислительных ячеек 13 имеем значение х . При этомячеек в 1-й строке ( = 1, 2. . . и)и 1-м столбце (1 = 1, 2.тп) соединен с выходом задания режима вычислительной ячейки того же ряда (11)-го столбца, вход задания режимавычислительной ячейки второго рядапервого столбца с первой по 1-ю строку соединен через соответствующийэлемент НЕ группы с входом заданиярежима вычислительной ячейки тогоже столбца, той же строки первого ряда и входом задания режима устройст-.ва, вход переноса каждой вычислительной ячейки в д-й строке и 1-м столбце соединен соответственно с выходомпереноса вычислительной ячейки тогоже ряда и той же строки ( + 1)-гостолбца, вход переноса каждой вычислительной ячейки ш-го столбца соединен с выходом...

Номер патента: 1249531

Опубликовано: 07.08.1986

Авторы: Лисник, Нагорный, Пухов, Стасюк

МПК: G06F 17/16

Метки: вычислительная, матриц, однородная, разложения, структура

...д) уровня двух типов 25 30 35 10 45 50 55 операций; а+10 и деления. Это позволяет строить вычислительную структуру из существующих интегральных схем ограниченной номенклатуры илив виде отдельной СБИС. Благодаря организации логической структуры вычислителя в виде однородных слоев,она является параллельной (комбинационной), вычислительный процессв ней начинается с момента подачи исходных данных на входные шины,результат вычислений снимается извыходных шин после окончания переходного процесса в схеме, который длится, например, 4 мкс, если каждая из идентичных ячеек 1 выполненана базе одного типа интегральныхсхем К 155 ИПЗ серии 155 при п=10и гп=16.Формула из обретения Однородная вычислительная структура для 1 Л-разложения матриц,...

Номер патента: 1256041

Опубликовано: 07.09.1986

Авторы: Дроник, Карловский, Макарчук, Матов, Якуб

МПК: G06F 17/16

Метки: векторов, двоичных, сжатия

...столбца обнуляется; если 1-й разряд логического вектора изменился с нуля на единицу, то 1-му разряду информационного вектора )-го столбца присваивается значение(1 - 1) разряда информационного вектора- - 1) столбца; если значение 1-го разрядалогического вектора в следующий столбецпередается без изменений, то значение 1-горазряда информационного вектора в следующий столбец также передается без изменений.Таким образом в каждом такте в очередной столбец устройства переписывается логический вектор, в котором все единицы,под которыми были нули, опустятся на однустроку. Одновременно с этим на одну строкуопустятся соответствуюШие единичным разрядам логического вектора и значения информационного вектора,За (т - ) такт происходит сжатие...

Номер патента: 1257658

Опубликовано: 15.09.1986

Авторы: Куклин, Павучук

МПК: G06F 17/16

Метки: логических, реализации, функций

...Хки Твектора И=И;1=1, и+ш). Переменные, нзменившйе свои значения по отношению к предшествующим значениям, фиксируются "единицами" в разрядах регистров 9 и 1 О и определяются, по следующему правилуч с ю1013= п+шВыполнение операции суммирования по модулю два осуществляется в устройстве с использованием сумматоров 6 и 7. Для определения номеров функ1257658 3ций СЛФ, выполняемых на текущем шаге, формируется матрица вхождения И размерности пк(п+ш). Элемент матрицы ш равен "1", если в логическуюЦфункцию для вычисления у, входит пеРеменная я 1 щ 1,п, нлн пепеменная У.1 йе 1,п+и В ппатнннпм случае ш =О, Составленная таким образом матрица И хранится в блоке 11. Решаемые на текущем шаге логические Ю Уравнения определяются отличными от нуля...

Номер патента: 1265765

Опубликовано: 23.10.1986

Авторы: Зубенко, Коваленко, Стасюк, Трощенко

МПК: G06F 17/16, G06F 7/544

Метки: вычислитель, матричный

...сумматор по модулю два и элемент И, первый инверсный и второй входы которого подключены к выходам второго и первого сумматоров по модулю два первые входы которых подключены к входу знакового разряда первого слагаемого блока сумматоров-вычитателей второй группы, а вторые входы - к выходу знакового разряда первого сумматора и входу знакового разряда второго слагаемого блока сумматороввычитателей второй группы соответственно, выход первого сумматора по модулю два подключен к входу стробирования второго слагаемого первого сумматора, выход элемента И и вход второго слагаемого блока сумматороввычитателей второй группы соединены с входом стробирования вычитаемого и входом вычитаемого вычитателя соответственно, вход уменьшаемого...