G06F 17/16 — матричные или векторные вычисления

Номер патента: 1587540

Опубликовано: 23.08.1990

Авторы: Выжиковски, Каневский, Масленников

МПК: G06F 17/16

Метки: ленточных, матриц, разложения, треугольного

...вход которого из регистра 8,1.3 через мультиплексор 4.1.2 поступает а , а записывается также в регистр 5.1,2. Результат умножения (-а . аз, /а ,) суммируется с а и а,= а - а аэ,/а, записъвается в регистр 8.1.2, в регистр 8.1.4 - аэ, в 5.1.3 - а,.В пятом также в умножителе 2.2.2 вычисляется (-а. а,/а), в сумма(торе 9.2,2 - а = а- а а,/а.1, которое записывается в регистр 8.2,2 Р-триггер 7.2.2, переключается единичным сигналом с выхода Р- триггера 14.2. 1, а записывается в регистр 5.2,2 и У, = а поступает на второй выход первой группы выходов устройства. В схеме 11.11 срав( нения сравниваются а и а з . Пустьа+)(а, тогда единица с выхода схемы сравне ния з аписыв ается в Р-триггер 14,1,1, а также поступает на управляющие входы...

Номер патента: 1587541

Опубликовано: 23.08.1990

Автор: Зайкова

МПК: G06F 17/16, G06F 7/38, G06F 7/58 ...

Метки: вычислительное, матричное

...устройства поступают младшие (и+щ)7541 6 50 55 5 158 разряды полииома - делимого, Старший (и+ш+1) разряд полинома-делимого поступает на вход 15 первой строки матрицы. На входы 10 устройства поступают щ младших разрядов поли- нома-делителя. Результат операции деления ш-разрядный остаток от деления полиномов образуется на выходах 22 последней строки матрицы,Формула изобретения 1, Матричное вычислительное устройство, содержащее матрицу размером щхи вычислительных блоков, где ш и и - разрядность операндов, причем 1-й вход коэффициентов примитивного полинома устройства (где 1 = 1ш) подключен к первым информационным входам вычислительных блоков 1-го столбца матрицы, вход режима устройства подключен к входам режима вы;числительных блоков...

Номер патента: 1603379

Опубликовано: 30.10.1990

Авторы: Прохоров, Шатилло

МПК: G06F 11/00, G06F 17/16

Метки: умножения

...прохождениясигналов через логические элементы И;макс .- величина, равная боль.шему из элементов,записанных в квадратных 20скобках,Работа устройства для умноженияв режиме тестирования (фиг.6) отлича-ется от работы в режиме вычислениятем, что в исходном состоянии на уста новочный вход 13.6 одновременно с импульсом сброса подается положительныйимпульс длительностью Ь .с с,с р30Этот импульс устанавливает навсех выходах переноса одноразрядных сумматоров 4.г (г = 1, 3, 5,) сигнал " 1". Затем осуществляется подача тестовых значений первого операнда А (множимого) и второго операнда В (множителя) аналогично тому,какэто осуществлялось в режиме вычислений. Кроме того, синхронно с разряда" ми первого операнда В осуществляет ся подача разрядов...

Номер патента: 1605253

Опубликовано: 07.11.1990

Авторы: Боюн, Козлов, Ладыженский, Серга

МПК: G06F 17/13, G06F 17/16

Метки: блок, вычислительный, дифференциальных, матричного, производных, решения, уравнений, устройства, частных

...переходит в состояние аз, 9101605253В этом состоянии осуществляются следую.ие операции. Через элементы И 68 и ИЛИ 90 обнуляетс счетчик 56 адреса, с выхода элемента И 81 выда 5 ется управляющий сигнал, по которому в сумматор 4 заносится остаток значения функции в четном узле из регистра 47 старших разрядов узла 5, а в сумматор 9 - значение суммы приращений в четном узле из регистра 11. По сигналу с выхода 25 в регистр 47 старших разрядов записывается информация из регистра 48 младших разрядов узла 5 и по сигналу на выходе 35 в регистр 11 заносится содержимое регистра 10. Вычисляют значение функции в четном узле. Для этого в состоянии а(, открывается элемент И 79 и вьдает управляющий сигнал на выход 36 по каждому тактовому...

Номер патента: 1608690

Опубликовано: 23.11.1990

Авторы: Бондарь, Гриневич, Демидов, Моисеев, Седухин, Семашко

МПК: G06F 17/16

Метки: матриц, разбиения

...умножения и на его выходе формируется произведение 1))а, Равное ),с ) которое в конце так-2) д)та принимается в регистр 8.. 2 част )о) (о)) ное а 2/а) равное ц 2) принимается в регистр 3,1,2, арифметическое устройство 15, 1.1 выполняет деление и на его выходе формируется частное(о) у о)а, /а равное ц).) которое в кон,це такта прин:)мается н регистр 13.1.1 В четвертом. такте регистр 13.2.2 устанавливается в единичное состояние, причем )=цг) на выходе сумматора 7,1,2 получается величина а -аг а /(о) со) (о)22 г) а11 а 22 .1. 22) которая В коЙЦе ТакТа прйжмается в регистр 14. 2. 2, величи-на ц, =1 принимается в регистр 4.1,4, элемент а, - в регистр 3.1,4, вели(о)чина 1аф=.).1 ) полученная на выходе арифметического устройства 5.1.3 в...

Номер патента: 1615704

Опубликовано: 23.12.1990

Авторы: Прохоров, Шатилло, Явиц

МПК: G06F 11/07, G06F 17/16

Метки: матричный, умножитель

...разряд вхЬда 3 приводитк тому, что на выходах переноса исуммы одноразрядных сумматоров матрицы 2 этого столбца будут нулевые сигналы независимо от того, какие сигналы поступают на их информационныевходы,Таким образом, исключается влияние нерабочей зоны на рабочую. Навходы 4 и 5 подаются множимое и множитель. Через некоторое время, определяемое переходными процессами, навыходах результата групп 6 и 7 появляется результат умножения. Результатполучается округленным, так как (ш)младших разрядов, результата отбрасываются (ш в . разрядность множителя),При наличии неисправных узлов матричный умножитель работает следующимобразом,Будем полагать, что область неисправных узлов определена, например,путем тестирования. Нерабочая зона,ограниченная...

Номер патента: 1615711

Опубликовано: 23.12.1990

Авторы: Григорьян, Мазурчук, Свешникова, Стасюк

МПК: G06F 17/16, G06F 7/556

Метки: вычислитель, матричный, экспоненты

...и треугольная матрица блоков умножителей-сумматоров,Выполняя Т-операции дифференцирования и произведения, получим искомую рекуррентную формулу Обозначим ехр х(К) = у(К), Раскрыв выжение (2), имеем+ - у(1) х(4)+у(0) х(5),Матричный вычислитель экспоненты вобласти Т-изображений работает следующим образом,На вход 5(0) матричного вычислителяэкспоненты подается начальное значениех(0) аргумента х(т). На входы 5(з) подаютсязначения дискрет Т-функции х(з). На входы4 (1) - значения постоянных коэффициентов,Постоянные коэффициенты подаются любым известным в вычислительной техникеспособом, в частности из ПЗУ,На схеме (фиг, 1) каждая строка представляет собой электронную модель вычисления соответствующей дискретыТ-функции у(К) = ехр х...

Номер патента: 1661793

Опубликовано: 07.07.1991

Авторы: Царев, Чебан

МПК: G06F 17/16

Метки: матриц, разложения

...алгоритму исключения Гаусса, в процессе которого получаются элементы ) и О) матрици 0 на основе рекуррентных фор- мул- 1)пи а) - , )в Ов;( );в =1- 1Ш = - (а) - р )в цв ): () ) .в=1Рассмотрим работу устройства на примере разбиения произвольной матрицы четвертого порядка Искомые матрицыи У, удовлетворяющие1,)=А, будут: На первом такте работы устройства в вычислительные модули 1)1, где )=1,4, с входов 5) в регистры 8 принимаются элементы аЦ матрицы А, В вычислительных модулях 11,2, 11,3, 11,4 происходит деление содержимого регистров 8) на содержимое регистра 811. На выходах делителей 9 вычислительных модулей 11,2, 11,3, 11,4 получаются числа 1/2, 2,1. В вычислительных модулях 1), где Ц=2,4, происходит перемножение чисел, поступивших из...

Номер патента: 1661800

Опубликовано: 07.07.1991

Авторы: Георгица, Маслов

МПК: G06F 17/16, G06F 7/548

Метки: воспроизведения, косинуса, синуса, тригонометрических, функций

...части аргумента, блок 15 памяти косинуса дробной части аргумента, два коммутатора 16 и 17, управляемые входом 20 задания режима работы устройства, два блока 18 и 19 умножения, сумматор 21 и выходной регистр 22. 1 ил,кода 0,0 , 1,Хя на п разрядов влево поуправляющему сигналу компаратора 4, регистр 8 сдвига сдвигает двоичный код, образующийся на выходе блока 13 памяти на и5 разрядов вправо (аналогично действуют регистры 9 и 10 сдвига и компаратор 5, а такжерегистры 11 и 12 сдвига и компаратор 6),Благодаря использованию регистров сдвигаи компараторов объем таблиц преобразова 10,йия сокращается вдвое с 2" констант до 2"констант,Предлагаемое устройство имеет два режима работы; в одном вычисляется значение синуса, а в другом - значение...

Номер патента: 1672470

Опубликовано: 23.08.1991

Авторы: Григорьян, Мазурчук, Стасюк

МПК: G06F 17/16

Метки: вычислитель, матричный

...образомЛ г Э += х х х: х при 2. По методу разрядной декомпозицииС помощью выражения (4) организуем вьг 1 ислении в виде рекуррентных процедур, каждая из которых является моделью разрядного уравнении,11 1 1 -2х+ (22.1ф(, + О 1 2т+ Каждая последу:щая компонента не 111у, = у - 2 . х + (21 1 Реэульта вычислений образуетси в знаковом ко.е, г Ричем .-й компоненте 45 вектора ( присваивается знак Б,.Матричный вычислитть элемента непрерывной дроби Эйлера работает следующим образом.На вход 30 подаетси знаЧение кон - станты и. На входи 33 1) - 33 (6)/ 5 подаются значения разрядов первого сомножителя х, на вход 28 - значение второго сомножителя у, на входы 41(1)- 41(Ь) - значения разрядов третьего55 сомножителя к, на вход 43 - значение...

Номер патента: 1677709

Опубликовано: 15.09.1991

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 17/16

Метки: матриц, умножения

...в обозначении а - индекс 1 в скобках указывает номер рекуррентного шага, а в обозначении а индекс 1 без скобок указываетномер такта работы устройства.Рассмотрим работу устройства для перемножения плотной (и х и)-матрицы А на ленточную матрицу В (п=4, р=З, а=2) (фиг,2),Состояние регистров 11 - 13 и 17 и формируемое значение на выходе сумматора 15 операционных блоков устройства приведены в таблице.Загрузка элементов аа в вычислительный модуль 5 осуществляется с второго по семнадцатый такты, загрузка элементов с)( 1) - с первого по шестнадцатый такты. В соответствии с организацией подачи элементов матрицы В (фигЗ), каждый элемент Ь 11 или нулевое значение подаются на соответствующий вход 31 и вместе с дополнительным (щ+1)-м единичным...

Номер патента: 1679502

Опубликовано: 23.09.1991

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 17/16

Метки: вычисления, свертки

...работы устройства является то, что только с элементами г подаются нулевые управляющие разряды. Кроме того, если Ро Р 1, то на входы 31, 32, , ЗР 0 - Р 1 подаются нулевые значения вместе с нулевыми настроечными разрядами соответственно в моменты времени Ро, Ро+1, Ро+(Ро+ Р - 1). Если РОР 1, то нэ входы 31, 32, , ЗР - РО подаются нулевые значения с единичным настроечным разрядом в моменты времени Ро, Ро+ 1, , Ро+(Р 1- Ра), 8 данном случае Ро = 3, Р 1 = 2 (РоР 1), и на вход 31 подается на третьем такте (Ро = 3) нулевое значение, а на вход 41 - нулевой разряд.Рассмотрим формирование значения Уо, На нулевом такте на вход 2 з 1 подается элемент Хо, на вход Зз - элемент вь, а на вход 4 з - единичный разряд. При этом в вычислительном...

Номер патента: 1683033

Опубликовано: 07.10.1991

Авторы: Гричук, Царев, Чебан, Шенешеуцкий

МПК: G06F 17/16

Метки: векторов, вычисления, произведения, скалярного

...разряды операндов вектора У у 11, у 21 уи 11 находятся в первых триггерах соответствующих сдвиговых регистров 14 группы, логические произведения младших разрядов соответствующих операндов векторов х 11 У 11, х 21 у 21 , хи 11 уи 11 находятся на первых информационных входах сумматоров 16 группы, с выходов которь.х они поступают на группу информационных входов блока 17 сумматоров, на выходе18 уд ( =1092 И) которого появляется младший разряд скалярного произведения векторов.Аналогично устройство работает п 1 тактов. С(п 1+ 1)-го по 2 п 1-й такты на входы 11, 12 1., 51, 52 5. поступают логические "О", а с выхода 18 у = 1 од 2 к) при этом считывают значен я п 1 старших разрядов скалярного произведения векторов.При перемножении двух векторов в...

Номер патента: 1688238

Опубликовано: 30.10.1991

Авторы: Прохоров, Шатилло, Явиц

МПК: G06F 17/16, G06F 7/52

Метки: умножения

...дополнительно, еще й тактов, что определяется временем сброса соответствующего регист"т л ра, хранящего разряды А . аатем осуществляется еще 2 щ тактов работы устройства (тест МИ), в которых на входы элементов И всех рядов матрицы 3 подаются два входных тестовых набора (в формате (аЬсд) ) 01 -- и 00 8, 1 Окоторым фа ктичес ки соот ветствуют 0100,0110,и 0010,0000 (табл.1,2),При тестировании не проверяетсяцепь сброса одноразрядных сумматоровматрицы последнего ряда, поэтому онадублируетсяЗначения установочнь 1 х тестов опеРандов (длЯ ПРимеРа табл,2) разрясти М устанавливаются за счет подачина входы 11.1-11 Л сигналов "0", навходы 12.1, 12,3, 12,5 сигналов н 1 ф,на входы 12,2, 12.4, 12,6 сигналов"0" (реализация установки описана ранее)...

Номер патента: 1689947

Опубликовано: 07.11.1991

Автор: Орлов

МПК: G06F 17/16, G06F 7/548

Метки: вычислительное

...входами регистров результатов соответственно с первого по четвертый, выходы которых соединены с входами вторых слагаемых сумматоров соответственно с первого по четвертык, первый выход блока управления соединенс синхронизирующимк входами регистров аргументов с первого по третгй, информационные входы которых соединены с входами аргументов соответственно с первого по третий устройства, о т - . л и ч а ю щ е е с я тем, то, с целью расширения класса решаемых задач за счет возможности преобраэо= вания координат и повышения быстродействия, в него дополнительно введены пять умножителей, пять сумматоров, нять регистров результатов пять регистров коэффициентов, три буферных регистра и двадцать один мультиплексор, причем выходы первого...

Номер патента: 1689970

Опубликовано: 07.11.1991

Авторы: Кириллов, Леховицкий

МПК: G06F 17/16

Метки: матриц, разложения, симметричных, теплицевых

...вход регистра 20, В регистры 8 и 9 вычислительного модуля 3.2.2 записываются значения гг и гпзг и вычисляются элементы 1 зз= гг-сз гпзг, гпзз= пззг-сз гг, значениякоторых соответственно подаются на информационные входы регистров 14 и 15 вычислительногоо модуля 3.2.2.Третий такт. Значения элементов зз и взз записываются соответственно в регистры 14 и 15 вычислительного модуля 3.2.2, сз - в регистр 20 вычислительного блока 4.2. В первой половике такта вычисляется значение бз = бг/(1-сз). Значение элемента бз принимается в регистр 23 вычислительногоблока 4.2,На этом процесс01 " - разложения теплицевой симметричной матрицы А завершается, Элементы нижней треугольной матрицы .:111, г 1, 1 з 1 - снимаются в начале первого такта с выходов первой...

Номер патента: 1695319

Опубликовано: 30.11.1991

Авторы: Батюк, Грицык, Луцык, Опотяк, Паленичка, Чопко

МПК: G06F 17/16, G06F 7/00

Метки: вычислительное, матричное

...(вычислений) производится по сигналу с управляющего выхода блока управления 10,поступающему на вход выбора режима матрицы. Перед началом решения задачи программа вводится в регистры команд матриц3 и 4 иэ блока 9 памяти программ через регистр 7 микрокоманд. Хранение программО в процессе решения производится в регистрах команд ячеек матриц 3 и 4. Последовательное соединение регистров команд ячеек в каждой строке матриц, а также последовательное соединение последнего регистра команд предыдущей строки с первым регистром команд последующей строки матриц позволяет производить запись программ в последовательном коде до полной загрузки программы в ячейки. Регистр микрокоманд 7 служит в качестве буферного регистра, преобразующего команды,...

Номер патента: 1702385

Опубликовано: 30.12.1991

Авторы: Айдемиров, Бодин

МПК: G06F 17/16

Метки: векторов, двоичных, сжатия

...импульса, Если младший раз ряд регистра 1 равен "1", то тактовый импульс через элемент И 2 подается на тактовый вход регистра 4, Та как на послеровательный информационный вход регистра 4 подается "1", то в результате срвига по перернему Фронту тактового импульса в регистре 4 количество единиц увеличивается, Если младший разряд регистра 1 равен 0", то тактовый импульс на вход регистра 4 не поступает, Таким образом, при подаче на вход 5 Н импульсов в регистре 4 окажется двоичный вектор с таким же количеством единиц, как и во входном векторе, но расположенных ниже всех нулей, Сжатие осуществляется за Н тактов,Для увеличения производительности устройства за счет исключения1702385 Чистоборокова ставитель хред Л,Се Корректор Л,П Редакто...

Номер патента: 1714617

Опубликовано: 23.02.1992

Авторы: Лозбенев, Шилов

МПК: G06F 17/16

Метки: выполнения, матричных, операций

...обрабатываемых матриц), каждый из которыхсодержит умножитель, три регистра, элемент задержки и блок из вэлементовзадержки, причем первый и второй информационные входы устройства подключенысоответственно к первому и второму информационным входам первого вычислительного модуля, первый и второй выходы (Зв)-говычислительного модуля являются соответственно первым и вторым выходами устройства, третий выход и третийинформационный вход которого подключены соответственно к третьему выходу первого вычислительного модуля и третьему информационному входу (Зв)-го вычислительного модуля, первый, второй выходы и третий информационный вход 1-го вычислительного модуля (1 = 1, Зв) подключены соответственно к первому, второму информационным входам и...

Номер патента: 1779180

Опубликовано: 27.05.1995

Авторы: Косьянчук, Лиходед, Тиунчик, Якуш

МПК: G06F 17/16

Метки: матриц, умножения

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ МАТРИЦ, содержащее m вычислительных модулей первого типа (m фиксированное число, m n, n размерность перемножаемых матриц), причем первый и второй информационные входы и первый настроечный вход устройства соединены соответственно с первым и вторым информационными входами и первым настроечным входом первого вычислительного модуля первого типа, первый и второй информационные входы и первый настроечный выход i-го вычислительного модуля первого типа (i 1, m 1) соединены соответственно с первым и вторым информационными входами и первым настроечным входом (i + 1)-го вычислительного модуля первого типа, синхровходы m вычислительных модулей первого типа...

Номер патента: 1819019

Опубликовано: 09.06.1995

Авторы: Косьянчук, Лиходед, Соболевский, Чернега, Якуш

МПК: G06F 17/13, G06F 17/16

Метки: алгебраических, линейных, решения, систем, уравнений

...триггеры 19 и 20 соотв(;.ственно в единичное и нулевое состояние. На выходе элементов И 41, НЕ 43 и НЕ 44 формируются единичные сигналы, которые открывают группы элементов И 26,И 27, И 31, И 32 и элемент И 42, При этомэлемент Ь, подаваемый на вход 7 по заднему фронту тактового импульса, записывается в регистр 11, в регистрах 15) происходит циклическая перезапись элементов а 1, на выходе умножителя 17 формируется значение 1с=Ь еакоторое подается на вход регистра 13 и записывается в него на следующем такте. В третьем режиме работы на входы 8 и 9 подаются нулевые сигналы, которые устанавливают триггеры 19 и 20 в нулевое состояние. На выходе элементов И 38, НЕ 43 и НЕ 44 формируются единичные сигналы, которые открывают группы сигналов И...

Номер патента: 1819020

Опубликовано: 09.06.1995

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 17/16

Метки: матриц, обращения

...настроечный вход 32, синхровход 33, регистры 34-37, умножитель 38, вычитатель 39, группы элементов И 40-45,.группы элементов ИЛИ 46 и 47; триггеры 48 и 49, элементы И 50 и 51, элементы ИЛИ 52, элемент ИЛИ-НЕ 53, элемент НЕ 54, узел задержки 55, регистрыузла задержки 56 (1=1, и)первый информационный выход 57, второй информационный выход 58, третий информационный выход 59, первый настроечный выход 60 и второй настроечный выход 61.В осйову работы устройства для обращения пхп-матриц положен метод ГауссаЖордана, который представляется следующими рекуррентными соотношениями (В"А ); К=1,п.( )=а ( -а (как1= К+1,п, ) = К+1,п+Кя) (ка = аК+1,п+Кк+и )к3Ьц=ами+1("При описании работы устройства вобозначении а( ) индекс (К) указывает номер...