Устройство для операций над матрицами

(50 4 15/34 ЕТЕНИ СТВУ ТЕ неицифс.Ден ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ПИСАНИЕА ВТОРСНОМУ СВИ(56) Авторское свидетельство ССУ 647687, кл. С 06 Р 15/31, 197Авторское свидетельство СССР9 717779, кл, С 06 Р 15/336, 19(54) УСТРОЙСТВО ДЛЯ ОПЕРАЦИЙ НАДМАТРИЦАМИ(57) Устройство для операций надматрицами относится к области вьслительной техники, в частностиустройствам предназначенным длящения задач методами матричной алгебры, в том числе в устройствах ргу 1 л . и,ц, д МЬЛИОТА осуществляющих решение систем линых алгебраических уравнений, вровых имитаторах случайных процесов с заданными корреляционнымисвойствами, в устройствах моделирования и анализа случайных процессов,Цель изобретения - расширение функциональных возможностей устройстваэа счет реализации операции разложения матрицы. Поставленная цельдостигается тем, что в известноеустройство, содержащее регистр сдвига, умножитель, два блока памяти инакапливающий сумматор, введены третий блок памяти, вычитатель, делитель, три адресных регистра, дваблока элементов И и блок управления.1 э.п. ф-лы, 2 ил. 1 табл.ц 2 мз цца;= 0 О 0 О 00 1 0 0 0 00 Г,Р О О Ой еаееа еК 1 Ц 2 ц ед, 0 00 0 й 00 0 0 пз0 0 0 00001 1 ГО 1 Изобретение относится к вычислительной технике, в частности к устройствам, предназначенным для решения задач методами матричной алгебры, 5Цель изобретения - расширениефункциональных возможностей устройства за счет реализации операцииразложения матрицы.На фиг. 1 представлена структур Оная схема устройства для операцийнад матрицами, на фиг, 2схемаблока управления,устройство содержит регистр 1сдвига, умножитель 2 блоки 3 -3з15памяти, накапливающий сумматор 4,вычитатель 5, делитель б, адресные регистры 7, -7, группы 8, и 8.элементов И, блок 9 управления с выходами 10-1720Блок 9 управления содержит генератор 18 тактовых импульсов, счетчик19, постоянный запоминающий блок 20,элементы 21 -21, задержки, элементыИ 22,-22 , группы 23 -23 элементовзИ, группы 24, и 24 элементов ИЛИеРабота устройства основывается наследующем.1Из теории линейной алгебры известно, что положительно определеннуюэрмитову 1 матрицу А комплексныхчисел можно представить в видеА=ЬПЬ а, знак комплексного сопряжения; нижняя треугольная матрица с единичной главной диагональю; 0 - диагональная матрица с поло жительными элементами; Ь матрица эрми,ово сопряженная,Вычисление элементов матриц Ь и. обосновано на вычислении элементоввспомогательной матрицы с;, =с;.При этом А=С ЬВычисление элементов матриц С и Ь осуществляется в соответствии с вы- ражениями где 1=1,11 - номер строки; 2=1,1 - номер столбца,(3)Устройство работает следующим образом.До начала вычислений в регистрсдвига по информационному входу устройства записываются в следующей последовательности элементы исходной матрицы А. В начале записывается элемент первой строки а затемцф элементы второй строки а а за 2) тем элементы третьей строки а. а31 З 2 а а и т,д, Последними записываются элементы 1-й строки а а аа2 - й, ЦЦ При поступлении на управляюший вход устройства команды начала вычислений блок 9 управления начинает вырабатывать импульсные команды управления и коды адресов памяти.Обработка информации в устройстве осуществляется в течение М тактов, формируемых блоком 9 управления, Число тактов определяется размерностью матицы и составляет веИ(И +5)личину М=. Для управления6процессом вычислений в устройстве используются пять импульсных команд К, -К, которые вырабатываются в блоке 9 управления соответственно навыходах О. формирование команд в каждом такте работы осуществляется в определенные фиксированные моменты времени1 ЛНазначение команд и моменты нремени их формирования:команда К, осуществляет сдвиг информации н регистре 1 сдвига и сброс накапливающего сумматора 4, формируется в момент временикоманда Кк является командой чтения блоков 3, и Зк памяти, формируется в момент временикоманда К, является командой чтения блока 3 памяти, формируется в момент временикоманда,( является командой за 4писи н блок 3, памяти, формируется в момент временикоманда К является командой за 5писи в блоки 3, и 3, памяти, формируется в момент времениВ процессе работы устройства вырабатываются не все команды К, -К сразу, а только те из них, которне необходимы для обработки информации в текущем такте работы.Кроме формирования команд, блок 9 управления вырабатывает на своих выходах 15-17 адреса чтения и записи кодов с, 1 и Й, хранящихся соответственно н блоках 3, -3 памяти, При этом формирование адресов чтения блоков 3, и 3, памяти, а также адресов чтения или записи блока 3 памяз тиосуществляется н момент времени С , формирование адресов записи информации блоков 3, и Зк памяти - в момент временизПри обработке информации в устройстве интервал времени й - используется для выполнения операций умножения, сложения и вычитания, интервал времени 1 -й - для выпол-.энения операции деления.Реализацию процесса обработки информации поясняет таблица, где указаны в - номер такта обработки; д - номер строки; 1 - номер столбца; значения считываемых из регистра 1 сдвига и блоков 3, -3 памяти элементов, а, с, 1, Й; значения вычисляемых и записываемых в блоки 3,-3 памяти элементов с, 1, д; номера используемых команд К -К ; значения1адресов блокон 3, -Зз памяти для чтения элементов с, 1, Й. Таблица приведена для случая обработки матрицы с 0=4. В соответствии с таблицей в первом такте вычислений при щ=1, =1,1= блок 9 управления вырабатываеткоманду К , которая производит сдниг 5 информации в регистре 1 сдвига исброс накапливающего сумматора 4.В результате этого на выходе регистрасдвига и соответственно навыходе нмчитателя 5 устанавливается О число а . Одновременно происходитперепись кода адреса записи, равного единице, вычисляемого элементаЙ 1 из блока 9 управления в адресныйрегистр 7 , По команде К производят 35 ся запись элемента Й =а н блок 31 11 3памяти и передача его на выход устройства с помощью группы 8, элементов И.Во втором такте вычислений при 20 в=2, =2, 1= по команде К, на выходе регистра 1 сдвига и соответственно на выходе вычитателя 5 устанавливается число а , Одновременно проК 1исходят перепись кодов адресон запи си, равных единице, вычисляемых элементов с и 1 соответственно в адЯ 1 К 1ресные регистры 7, и 7 к и переписькода адреса чтения, равного единице,ранее вычисленного элемента с н ад 1 30 ресный регистр 7 . По команде Кпроизводится чтение блока 3, памяти.В результате этого число 11 поступа 1ет на второй вход делителя 6, на первый нход которого от вычитателя 5поступает число с =а , По командеК 1 К 1Кпроизодс зас исла211 соответственно н блоки 3 и Зк21 1памяти. Одновременно осуществляетсяпередача элемента 1, на выход устрой ства с помощью группы 8 элементов И.В третьем такте вычислений прищ=З, =2, 1=2 по команде К, на выходе регистра 1 сдвига устанавлинаетсячисло а и производится сброс накакк45 пливающего сумматора 4, Одновременно происходит перепись кодов адресовчтения, равных единице, считываемых,элементов с ,и 1 соответственно вадресные регистры 7, и 7 и переписькода адреса записи, равного двум, вы.числяемого элемента Й в адресныйрегистр 7 з. По команде К производится чтейие блоков 3, и 3 памяти,в результате чего элементы сщ и 1 к, 55 поступа т на входы умно теля 2 Полученное произведение с1 без изменения проходит через сумматор 4 ивычитается из элемента а к в вычитателе 5. Результат вычислений - эле 1292008сов. мент спо команде К записывается в блок 3; памяти и передается на выход устройства с помощью группы 8, элементов ИАналогичным образом осушествляет - ся процесс обработки информации в остальных тактах работы. При этом следует иметь ввиду, что в том такте, где команда К, не формируется, на выходе регистра 1 сдвига сохраняется предыдущее значение элемента а Отсутствие сброса сумматора позволяет осуществлять потактное на - копление произведений и вычисление с,. в соответствии с выражением (1). Полностью процесс вычислений заканчивается в такте с чомером ш=М,Формирование управляющих сигналов в блоке 9 управления осуществля - ется по команде начала вычислений, которой запускается генератором 18 тактовых импульсов. Вырабатываещ 1 е генератором 8 импульсы считываются счетчиком 19. Формируемый им код номера такта ш поступает как адрес в постоянный запоминаюший блок 20, в ячейках которого хранятся команды управления и коды адресов памяти для каждого такта работы. В результате этого на выходе постоянного запоминающего блока 20 устанавливается содержимое соответствующей ячейки памяти С помощью элементов И 22, -22, и групп 23 -23, элементовИ и пульсами, поступающими от элементов 21, -21, задержки, производится опрос соответствующих выходных разрядов постоянного запоминающего блока 20, При этом элементы И 22 22, обеспечивают соответственно формирование команд К,-К, . Группы23 -23 элемнтов И обеспечивают формирование кодов адресов памяти следующим образом: группы 23 3 и 234 элемен ов И пр - изводят соответственно перепись кодов адресов чтения и записи для блока 3, памяти;группы 23, и 23, элементов И производят соответственно перепись кодов адресов чтения и записи для блока 3памяти;группа 23, элементов И производит перепись кодов адресов чтения или записи для блока З,памяти.Предлагаемое устройство за счет реализации в нем операции разложения матрицы имеет широкие функциональные возможности, что позволяет его ис 30 35 Щ 45 50г пользовать в с. епиализированных устройствах, предназначенных для решениязадач методами матричной алгебры,в том числе в устройствах, осуществляющих решение систем линейных алгебраических уравнений, обращениематриц, в цифровых имитаторах случайных процессов с заданными короеляционными свойствами, в устройствах моделирования случайных процесФормула изобретения 1. Устройство для операций над матрицами, содержащее два блока памяти, накапливающий сумматор, умножитель, первый информационный вход которого соединен с выходом первого блока памяти, второй информационный вход умножителя соединен с выходом второго блока памяти, выход умножителя соединен с информационным входом накапливающего сумматора, о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет реализации операцииразложения матрицы, в него введенытретий блок памяти, регистр сдвига,вычитатель, блок деления, три адресных регистра, две группы элементовИ и блок управления, вход пуска блока управления является управляющимвходом устройства, информационныйвход регистра сдвига является информационным входом устройства, выходрегистра сдвига соединен с входомуменьшаемого вычитателя, вход вычитаемого которого соединен с выходомнакапливающего сумматора, выход вычитателя соединен с информационнымивходами первого и третьего блоковпамяти, с входом делимого блока деления и с первыми входами элементов И первой группы, первый выходблока управления соединен с управляющими входами регистра сдвига и накапливающего сумматора, второй выход блока управления соединен с первыми входами разрешения чтения первого и второго блоков памяти, третийвыход блока управления соединен свходом разрешения чтения третьегоблока памяти, четвертый выход блокауправления соединен с входом разрешения записи третьего блока памятии с вторыми входами элементов И первой группы, пятый выход блока управления соединен с входами разрешения1292008 1 1 2 2 3 24 3 5 3 6 3 К К,КК,К,К К,К КК,КК,К,Кг э а, сХ О О 1 1 1 1О О 2 О О2 1 12 3 2 а с1 а31аээ сэг3 аээ сэ,3 - с э г сэг 1э г г сээ 2 гэ О О О 7 . 3 гэ 2 3 О О 3 1 а а, с 8 49 О О 1 2 а с а1 2 5 2 записи первого и второго блоков памяти и с первыми входами элементовИ второй группы, шестой, сельма и ивосьмой выходы блока управления соединены с информационными входами 5первого, второго и третьего адресных регистров соответственно, выходы которь 1 х соединены с адресными входами первого, второго и третьего блоков памяти соответственно, выход третьего блока памяти соединен с входом делителя блока деления, выход которого соединен с информационным входом второго блока памяти и с вторыми входами элементов И второй группы, выходы элементов И первой и второй групп являют,ся выходом устройства.2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок уп равления содержит генератор тактовых импульсов, счетчик, постоянный запоминающий блок, четыре элемента задержки, пять элементов И, пять групп элементов И, две группы элементов ИЛИ, причем вход пуска блока управления соединен с входом генератора тактовых импульсов, выход которого соединен с тактовым входом счетчика и с входом первого элемента задержки, выход счетчика соединен с адресным входом постоянного запоминающего блока, первый выход которого соединен с первым входом первого элемента И, второй выход по стоянного запоминающего блока соединен с первым входом второго элемента И, третий выход постоянного запоминающего блока соединен с первыми входами третьего и четвертого элеМЕНТОВ И, ЧЕтВЕртЫй ВЫХОД ПОСтОя 1 гного запоминающего блока соединен спервым входом пятого элемента И, пятый, шестой, седьмой, восьмо 1 идевятый выходы постоянного запоминающего блока соединены соответственно с первыми входами элементов Ипервой, второй, третьей, четвертойи пятой групп, ныход первого элемента задержки соединен с вторым входом первого элемента И, с вторымивходами элементов И первой, третьейи пятой групп и с входом второгоэлемента задержки, выход которогосоединен с вторым входом второгоэлемента И и входом третьего элемента задержки, выход которого соединен с вторыми входами третьего и пятого элементов И, вторыми входамиэлементов И второй и четвертой группи с входом четвертого элемента задержки, выход которого соединен свторым входом четвертого элемента И,выходы элементов И первой, второй,третьей и четвертой групп соединеныс первыми и вторыми входами элементов ИЛИ первой и второй групп соответственно, выходы первого, второго,третьего, пятого, четвертого элементов И являются первым, вторым, третьим, четвертым и пятым выходамиблока соответственно, выходы элементов ИЛИ первой и второй групп ивыходы элементов И пятой группы являются шестым, седьмым и восьмымвыходами блока.4 Ч 1 431 о о о о К ИтрормацчончыУлоР Упр Вход а, с п192008 Составитель З,йершневаТехред Л. Сердюкова Корректор О.Луговая Редактор Б.11 етраш Заказ 273/49 Тираж б 73 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий13035, Москва, Ж, Раушская наб д, 4/5 Производственно-полиграфическое предприятие, г, Ужгород,ул, Проектная, 4