Устройство для возведения в квадрат и извлечения квадратного корня

(51)4 С 06 Е 7/55 ГОСУД АРС ПО ДЕЛА о СССР1984.СССР1983.НИЯ ВТНОГО КО(57) Изобреттельной техни вычислииспол ьиислиние отно ке и мож циализиро одейству выполнени ится к т быть ван анных телях и быс однотактног щих ЭВМ дляя операций возвлечения квадения в квадрат и и и целыхвая из опе нительном ко. ется со аЕНИЫй НОДИТЕТ СССРИЗОБРЕТЕНИЙ И ОТКРЫТИИ(56) Авторское свидетельст В 1171787, кл. С 06 Г 7/55Авторское свидетельство Р 1107119, кл . С 06 Р 7/55 (54) УСТРОЙСТВО ДЛЯ ВОЗВЕД КВАДРАТ И ИЗВЛЕЧЕНИЯ КВАДР НЯ ратного корня для дробныхдвоичных чисел, причем ираций выполняется в дополде. Целью изобретения явл ЯО 14136 щение аппаратурных затрат и повьппение быстродействия при извлечении квадратного карня, Цель достигается эа счет применения двоичной системы счисления с цифрами -1, + 1 для проме" жуточного представления данных и использования этого представления для возведения в квадрат. Операнды и результат представлены в обычной двоичной системе счисления с цифрами 0 и 1, Для извлечения квадратного корня использован модифицированный алгоритм извлечения без восстановления остатка. Устройство содержит Кгрупп одно: разрядных сумматоров и элементов ИСКЛЮЧАЮ 111 ЕЕ ИЛИ 2, в которых собственно выполняются все арифметические действия (И - разрядность операндов) а также вспомогательные группы коммутаторов, элементов И, И-НЕ и НЕ, выполняющих функции коммутации инфор" мационных потоков и настройки. 3 ил. ЕИзобретение относится к вычисли"тельной технике и может быть использовано в быстродействующих ЭВМ и спецвычислителях для однотактного выпол 5нения операций возведения в квадрати извлечения квадратного корня целыхи дробных двоичных чисел, причем первая из операций выполняется в дополнительном.коде.10Цель изобретения - сокращение аппаратурных затрат и повышение быстродействия при извлечении квадратногокорня.На фиг, 1 представлена Функциональ ная схема предложенного устройствадля В = 6, на фиг, 2 и 3 - примеры,поясняющие вычислительные процессыпри выполнении операций возведенияв квадрат и извлечения квадратного корня соответственно.Устройство (фиг. 1) содержит группы из одноразрядных сумматоров 1 и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2, группы 3-7 соответственно с первой по пятую одноразрядных коммутаторов, одноразрядный сумматор 8 группы 9, 10 элементов НЕ, элемент НЕ 11, группу элементов И 12, элементы И 13-15, группу элементов И-НЕ 16, вход 17 знака устройства, разрядные входы 18 и 19 устройства, вход 20 настройки устройства, входы 21 и 22 соответственно логического "0" и логической "1" устройства разрядные выходы 23 и 24 уст- .С15 ройства.В предложенном устройстве цифры "-1" и "+1" кодируются соответственно нулем и единицей номера групп, содержащие одноразрядные сумматоры и элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, возрастают сверху вниз, а номера элементов в группе - слева направо, аналогичная нумерация принята и в остальных группах.45Устройство работает следующим образом.Для возведения в квадрат на вход 20 настройки должен подаваться сигнал нулевого уровня. Мантисса операнО да поступает на входы 18, а знак операнда - на вход 17, На выходах 23 и 24, с задержкой, равной времени переходного процесса в схеме, формируется 2 И-разрядный результат операции (на выходах 23 - И старших разрядов,55 а на выходах 24 - И младших), Сигнал нуля на входе 20 настрачвает все коммутаторы групп 3-7 на передачу инфор мационных сигналов с вторых их входов (расположенных на отображенияхкоммутаторов снизу и справа). Этотже сигнал нуля на входе 20 закрываетэлементы И группы 12, а также элементы И 13 и 14, Все это подготавливаетэлементы коммутации информационныхпотоков и настройки на выполнение операции возведения в квадрат, сами жеарифметические действия выполняютсяв группах сумматоров 1 и элементовИСКЛЮЧАЮЩЕЕ ИЛИ 2,Операция возведения в квадрат начинается с преобразования (11+1)-разрядного операнда Х (1, , выраженногодополнительным кодом в двоичной системе счисления (О, 1) и представлендробью в виде Хравное ему по величине число Х ( ),но представленное в двоичной системесчисления (-1, +1) в форме-- ( 11 2 (Нф"1(1)Х(,= Х, г1= где Х; - цифра, равная - 1 или +1;2 " - искусственный весовой член,1Код Х(11 получается из следующего (И+1)-разрядного кода Х Х Х Хмпутем замены в последнем коде нулейна -1, а единиц - на +1. В силу избранного способа кодирования цифр"-1",и "+1" никаких дополнительныхэлементов в устройстве для преобразования не требуется.Применяя Формулу о квадрате числа к выражению (1 после упрощенийполучим решающую формулу, используемую в устройстве,И; (Я.1) (И-г) 12Х =П 1+С 2 +С+(2-г 1+С- , +11;, 1 М 1 1гг 1-11 ) + 2 гк- г + Х 2 гф (2)М 1 где П, - -разрядное частичное про 1изведение, равное по вели 1=1чине (Х,ЭХ ЯЕХ;+Х "2"),которая может быть представлена разрядным вектором в и форьяруется на элементов ИСК:ПО 1 соответствующей выходах 1 АЮЩЕГ ИЛИ 2 1-й г руппы, вание втоц пораэрядчем инвертироо члена кажцной операции осуществляется посредством элементов НЕ 9 группы; Сн.1- (И) -разрядный корректирую-,514.1 щий член, равный 7 (Х 14 Х,) 2 или отражаемый разрядным вектором в виде 105который формируется на выхо. дах элементов И-НЕ 16 группы и передается в группах сумматоров 1 через коммутаторы 6 (бит Х используемый в коде С ,формируется на выходе элемента НЕ 11). С, - одноразрядный корректирующий член, равный конъюнкции Х 8 ХН и фсрмируемья элео ф- ментом И 15, ) (2-г+ 1 и +2" - константные члены формируер5 мые на выходах элементов НЕ 10 группы, а также путем связи входов этих же элементов НЕ 10 с входами переносов соОтветствующих сумматоров 1 группы,30 2 -2 - константный член, формируемый единичным уровнем на входе 21 устройства. Сформированные таким образом члены выражения (2) по соответствующим це пям поступают на входы одноразрядных сумматоров 1 всех соответствующих1 групп, в которых и осуществляется их полное суммирование. Коммутаторы 5 обеспечивают здесь сквозное распрост О ранение переносов между первыми сумматорами каждой группы (при этом элемент И 15 закрыт). Код величины Х, , формируетсяз на выходах первых сумматоров 1 каждой группы,. а также на выходах сумматоров 1 последней группы и через коммутаторы 7 передается на выходы 23 и 24 устройства. Обратное преобразование их Х,в Х Осуществляется заменой цифр "-1" на нуль, а цифр "+1" на единицы, сама же замена в силу избранного способа кодирования осуществляется непосредственно без дополнительных элементов. 55Примеры на Фиг, 2 иллюстрируют вычислительные процессы при возведении в квадрат для Х = 6, Результаты полу 1 чены от суммирования информационныхразрядов, Отделенных от остальных двуМЯ ДВОЙНЫМИ ГОРИЗОНтаЛЬНЬПЯ ЛИННЯМИеСтрелками отображень связи между соответствующими разрядами Операндов иФормируемыми по их значениям кодов.Здесь же выделены такие группы разрядов:,ИХХ - ин 3 ормащонные разрядиаетнинми произведеиид,формируемых элементамиИСКЛЮЧЛКУЕЕ ИЛИ 2 соответствуюп,их групп",ХХ - информационные разрядына входе и выходе соответствующего элемента НЕ10, Формируемые как результат поразрядного суммирования константныхчленов формулы (2) со всеми разрядами кодов П иеНрХ - информационный разряд,поступающий в группы сумматоров непосредственно,иХ - единичный уровень, формируемый на входе 21.Для выполнения операции извлеченияквадратного корня на вход настройкидолжен быть подан сигнал единичногоеуровня. Мантисса подкоренного выражения в 2 И разрядов поступает на входы18 и 19 (на входы 18 - И старших разрядов, а на входы 19 - И мпадших). Навыходах 23 формируется И-разрядный корень. Сигнал единичного уровня навходах 20 настраивает все коммутаторы3-7 на передачу сигналов с их первыхвходов (расположенных сверху и слевана отображениях коммутаторов). Сигналединичного уровня на входах 20 открывает элементы И 12, а также элементыИ 13 и 14, что обеспечивает прохождение через них сигналов. Таким образом обеспечивается настройка устройства на извлечение корня.Извлечение квадратного корня вустройстве выполняется итеративно поалгоритму без восстановления остатка, в котором 1-й разряд корня определяется по знаку и-го остатка Црвычисляемого по формулеЦО = Я,. (ОЛ 217,)2 +г, +.)где (, - остаток п-й итерации;У; - бит 1-го разряда подкоренного выражения У(1= 1,21)1);2- бит и-го разряда корня;7. - и-разрядный код, равный 10(ОаХХ Е1)+Хт,е,операции поразрядногоИСКЛЮЧАЮЩЕГО ИЛИ (и) -гобита корня со всеми определенными до этого его цифра Л 5 а ВКЛЮЧаЯ И (П)-й Раэряд,В предлагаемом устройстве используется модифицированная форма выражения (3) для вычисления О , представленная ь виде(4) 25 Пример на Фиг, 3 иллюстрирует вы 5 числительный процесс извлечения квадратного корня в устройстве. Пара разрядов, анализ которой осуществляется в каждой итерации, под.,еркнута нижней для и = 2, И и й, = УОУУапри этом Е= УМУ а т.е, дизьюнкциядвух старших разрядов подкоренноговыражения, Формируемая фактически на 30выходе переноса одноразрядного сумматора 8,Все члены формулы (4) суммируютсяс использованием сумматоров (и)-йгруппы, на выходах которых и Формируется собственно очередной остатокЦп, При этом образование членов Формулы (4) осуществляется следующимобразом: бит У й й Формируется на выходе (и)-го элемента .НЕ 9 группы,"код Е ь- на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 (п)-й группы, код(У. суммируется на последнем сум маторе (п)-й группы. Очередные цифры Еа сформированные в соответствиис выражением (4) переносов первыхсумматоров (и) -х групп, поступаютдалее на первые входы коммутаторов 7группы и, пройдя через эти коммутаторы,передаются на выходы 24 устройствана выходах сумматоров последней (111) -й группы Формируется окончательныйостаток операции извлечения корня,полускобкой, Вертикальные сплошныестрелки, идущие От разрядов подкоренного выражения, указывают на местаэтих разрядов в кодах, суммируемых всоответствующих итерациях. При этомштриховые стрелки указывают на инвертирование соответствующих разрядов(выполняемых элементами НЕ 9). Цифрыкорня 7. формируемые как переносы отсуммирования кодов, отделены точкойи подчеркнуты нижней чертой, Горизонтальные стрелки, идущие от этих цифр,указывают на формируемые по их значению коды Х,Формула. изобретенияУстройство для возведения в квад -рат и извлечения квадратного корня,содержащее -1 групп по 1+2 одноразрядных сумматора и д элементов ИСКЛЮЧАЮ 111 ЕЕ ИЛИ каждая (где И - разрядностьмантиссы входного кода), а также первую и вторую группы по Модноразрядных коммутаторов, третью группу изИи четвертую и пятую группы из Модноразрядных коммутаторов соответственно, группу из Мэлементов И,элемент НЕ и два элемента И, причемвход переноса 1-го (3 = 1,1+1) одноразрядного сумматора 1-й группы подключен к выходу переноса 1+1) -го одноразрядного сумматора этой же группы, первьп вход 1 водноразрядногосумматора К - й группы (т = 1,К К =- 2 аИ) подключен к выходу суммы(К)-й группы, выход 1 - го элементаИСКЛЮЧАЮЩЕЕ ИЛИ 1-й группы соединен свторым входом (1+1)-го одноразрядногосумматора этой же группы, выход переноса одноразрядного сумматора К-ойгруппы подключен к первым информационным входам (1+2)-го одноразрядногокоииутатора первой второй и пятойгрупп ). = ),К), а также к второму информационному входу (1-1)-гоодноразрядного коммутатора третьейгруппы, выход первого одноразрядногосумматора первой группы подключен кпервым информационным входам вторыходноразрядных коммутаторов первой,второй и пятой групп, второй информационный вход 1-го одноразрядногокоммутатора второй группы подключен,к х-разрядному входу устройства, первый информационный вхс)д Р-го (Рта1 а 1) Одноразрядного коллутаторачетвертой группы подключен к (Р+Х)р а зр ядному вх Оду ус тр Ойс тва, первый7 113627 Явход 1-го элемента И группы подклю- .1 1- группь, ерьп ифорацончен к (1+1)-разрядному входу устрой- гх и 1-го одноразрядного комутаторлства, вход элемента НЕ и 2 М-разряд - третьей группы подключен к выходуный выход устройства соединены с 1 т 1- (1 - 1)-го одноразрядного коммутатораразрядным входом устройства, первый г ппы вто ой вход второговторой группы, в. рвход первого элемента И подключен к тг 1 сое инен с выходом (1 т 1-1)2 И-разрядному входу устройства, а го одноразрядного коммутатора второйвход настройки устройства соединен группы, выход 1-го одноразрядного комс входами управления всех одноразрядО мутатора первой группы подключен кных коммутаторов с первой по пятую второму входу 1-го э1-го элемента ИСКЛЮЧАЮгрупп, с вторыми входами элементов И 11 ЕЕ И 5 с-й группы (: = 1,Б), выход1-го элемента НЕ второй группы подгруппы и вторыми входами первого ивторого элементов И, выход Р - го од - ключен к пер ому дувом вхо (ь.+1) -го одноноразрядного коммутатора пятой груп- разрядного сумматора 1-й группы, апы подключен к Р-разрядному выходу вход перенос (1 ) р р,са (1+2) -го одноразрядногоустройства, о т л и ч а ю щ е е с я сумматора 1-1 группы соединен с вхотем, что, с целью сокращения аппара- дом (1+1) - го элемента НЕ второй груптурных затрат и повышения быстродеист- пы, выход (2)-1) оых (2)-1)-го элемента И группывия при извлечении квадратного кор О (и = 1, в в -) подключен к входу в-гоня, в устройство введены первая ивторая группы соответственно из Ыэпемента НЕ второй группы, а выходи Иэлементов НЕ каждая, однораз п-го элемента И группы подключен крядный сумматор, третий элемент И и первому входу +2)-го одноразрядногогруппа из 1 з 1-1 элементов И-НЕ, при сумматора)-й группы, выходы 2 п-гочем вход и выход 1-го элемента НЕ и (2 и+1)-го коммутаторов четвертойпервой группы подключены соответстгруппы (и = 1, - -) подключены соответвенно к второму информационному входу1-го одноразрядного коммутатора вто- ственно к первому входу и входу переРой гРУппы и втоРомУ информационномУ ЗО о а (и + -- + 1)-го одноРазРЯдногоноса2входу (1+1)-го одноразрядного коммутаа и + --- 1)-й группы, вытора первой группы, вход знака уст- сумматора (и -2- ) Рупройства подключен к второму информа- ход первого коммутатора четвертойционному входу первого одноразрядно- группы соединен с входом переносаго коммутатора, первой гРУппы и пер ( - + 1)-го одноразрядного сумматоравому входу третьего элемента И, первые инФормационные входы первых одно (-Н- - 1)-группы, второй вход (.+2)разрядных коммутаторов первой и втогр уппь,рой групп соединены с выходом одно- го одноразрядного сумм рммато а 1-й групразрядного сумматора и с первым ин- пы и вторые вход рхо ы пе вого и второгоформационным входом одноразрядного элементов И подключен40кл чены к входу насткоммутатора пятой группы, а входы .од- роики устройств а выхо первого одноД Рноразрядного сумматора подключены к разрядного сумм рмато а (1+1)-й группыпервому и второму разрядным входам подключен к в ор му Фто о информационномуустройства, первый вход и выход .-го входу 1-го однор р дно аз я ного коммутатораэлемента И-НЕ группы соединены соот- пятои группы, д Уммы45выхо ы сумма второго иветственно с д-ым разрядным входом третьего однора Р даз я ных сумматоровустройства и вторым информационным (Н)-й группы подключены к вторым инвходом (+1)-го одноразрядного ком- формационным входам соответственномутатора четвертой группы, выход тре- (я)-го и М-го одноразрядных коммучтьего элемента И подключен к второ таторов пятои группы, выход ( )о (3+1) -гос ммато а М- "й групму информапионному входу первого од- одноразрядного сумм р"дсоединен с Мея) -н разрядного коммутатора четвертой пн гБ = 3, М - ) ынг уппы вторые входы элементов И-НЕ разрядным выход м у ро ст ойства, (2 Н)- Р .группы и второй вход третьего элемен- разрядный вых у Р.од ст ойства и вход пета И подключены к выходу элемента НЕ, 55 реноса оцноразрядно уго с мматора (И+соответственвыход 1-го однор азрядного коммутато- +1)-й группы подключеных о ам логического О и л огич ес "ра второй группы соединен с первымвходом каждого элемента 1 СКЛЮЧАЮЩЕЕ1413 б 27 Составитель С,Волощенкоемеш Техред Л,Олийнык КорректоР О.Кравцов ктор М 1 одпи Заказ 378 ноеета СССР ческое предприятие, г, Ужгор д, ул, Лроектная изводственно-полиг Тираж 7 ВНИИПИ Госу по делам 113035, Москваарственного коми изобретений и от Ж, Раушская