Патенты с меткой «lu-разложения»

Номер патента: 1401478

Опубликовано: 07.06.1988

Авторы: Каневский, Котов, Самофалова

МПК: G06F 17/16

Метки: lu-разложения, матриц

...а(о 1/а(1 а " котороепоступает на вход вычитателя 8,2.1,и на его выходе получаем выражениеа 1 = а- а/а , а,. Элемент(1) (О 1 (1 (О 1 (о 1а(о поступает на первый вход ПЭ311,3.1. На выходе умножителя 7.3.1появляется произведение а,1/а ф акоторое подается на вход вычитателя8,3,1 и на его выходе получаем вы(1 (о (о(о), (оражение а = а - а,1/аа о,. Вконце такта частное а ("/а(о принимается в регистр 10,3,1, а Д - из регистра 9.2.1 принимается в регистр3.2.2, а о принимается в регистр(19. 2; 1, а (1 - в регистр 9. 3. 1, В пятом такте отсчет а(0) подается33на первый вход ПЭ 1.3.1, на гыходеумножителя 7.3.1 получается произведение а,)/а(, а (" которое подается(о)на вход вычитателя 8.3.1 и на еговыходе получаем выражение а =...

Номер патента: 1509933

Опубликовано: 23.09.1989

Авторы: Каневский, Котов, Масленников

МПК: G06F 17/16

Метки: lu-разложения, матриц

...вход которого из блока 9.1 памя"ти выдается (из ячейки с адресом(000 значение а(1, блок 4,1 выполняет операцию деления, и с его выхода а,(а ,=У пройдя через коммутатор 7,1, записывается в регистр 8,1,и; пройдя через коммутатор 6.1, записывается в блок 9.1 памяти по адресу (101) поступающему со счетчика 21.1,В десятом такте 1 1 из регистра8,2 переписывается в регистр 8.3 ипоявляется на выходе устройства, Б 1из регистра 8.1 переписывается в регистр 8,2, счетчики 12.2; 21.2 и12,1 увеличивают свое состояние наединицу, на выходе схемы 14.2 сравнения появляется с входа устройствана вход вычитателя 5.1, с первоговыхода блока 9.1 памяти через коммутатор 3.1 на вход блока 41 поступает а (по адресу (101) , поступающему со счетчика 21.1), на...

Номер патента: 1548795

Опубликовано: 07.03.1990

Авторы: Каневский, Клименко, Котов, Логинова

МПК: G06F 17/16

Метки: lu-разложения, матриц

...коммутатор 36, на 50 вход блока 1 6 - непосредственно, Выход регистра 27 (числитель 1 ) поединичному сигналу через коммутатор11 подключается к входу делимого блока 17, выход регистра 28 (числитель1) по сигналам 10 через коммутатор12 - к входу делимого блока 18,выходрегистра 19 (Б ) по нулевым сигналамчерез коммутатор 37 - к входам делителя блоков 17 и 18.Таким образом, к концу четвертого такта на выходах блоков 13-8 получают соответственно Н первуют 4 фразность з 5, первую разность числителя 1 первую Разность 1 1 54 З ф 44З 2 ф1 , Б момент времени С 14,1 1.,Зз1принимаются в регистры 19, 23 и24 соответственно, а первые разностизз, числителя 14 и Н 44 - в Реги 4 З 44 Остры 26-28 соответственно,В начале пятого такта (С ) в реги"тр 1...

Номер патента: 1734105

Опубликовано: 15.05.1992

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 15/347

Метки: lu-разложения, матриц

...сигналы т подаются в моменты временитт =( - 1) и+ и+) - 2.На выходе 8 формируются Щ;) элементы в моменты временитЩ) =(-1)п+ и+) -2.На фиг. 2 приведена для и = 3 организация входных и выходных потоков данных. В таблице для и = 3 приведены состояния регистров, триггеров и значения на выходах вычислительных блоков 6, 62 и 7 устройства. Загрузка элементов а осуществляется с 0-го по 8-й такты, На втором такте в вычислительном блоке 7 формируется элемент 011 = а 1, на третьем такте - элемент 011= 1/а 1 и на четвергом такте - .элемент Оз = ад, которые подаются на выход 68, На третьем такте в вычислительном блоке 7 формируется значение 02 = а 12, которое подается в вычислительный блок 61, в котором на четвертм такте формируется элемент 21 = а...