Матричное вычислительное устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 114 С 06 Р ОПИСАНИЕ ИЗОБРЕТЕНИЯ ЛЬСТВУ СВИ Н АВТОРСИ рдена Ленинститут. нина С.ЗУ 56) Авторское сви У 809173, кл. С 06 Авторское свиде Мф 1032454, кл. С 0етельство СССР Р 15/347, 1978. ельство СССР Р 15/347, 1982 СЛИТЕЛЬНОЕ УСТНОЕ В 54) МАТОИСТВО ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(57) Изобретение относится к вычислительной технике и может быть использовано в быстродействующих процессорах и специализированных вычислительных устройствах, Цель изобретения - повьппение быстродействия.Устройство вычисляет функции а 1 пХи сов Х по методу цифра за цифрой,Устройство содержит подматрицу 1,которая содержит по два ряда вычислительных ячеек, и подматрицу 3, которая содержит по одному ряду, атакже мультиплексор 2. Каждая вычислительная ячейка содержит сумматорпо модулю 2 и одноразрядный сумматор.Кроме того,подматрицы 1 и 3 содержат элементы НЕ.1 з.п.ф-лы, 5 ил,7892 Продолжение таблицы Входы Выходы 17 11 О 0 0 1 1 0 0 1 0 0 1 1 051 0 О 0 0 0 1 0 1 0 0 1 1 0 1 1 0 0 О 1 О 1 1 125 1 0 0 1 0 1 1 1 0 1 1 1 0 1 130 0 1 у. 2х,2 ,= х,.+ Входы Выходы 0 О Результатых= сов.Вычисляюща5 второй этапследующим обрНа входычальные усло сле 0 0 0 у = вдп 9 ф ф0 выполняети работает я матрицаалгоритмаазом.4 матрицы подавия у, на вхо О ат 0 1 124Изобретение относится к вычислительной технике и может быть использовано в быстродействующих процессорах и специализированных вычислительных устройствах.Целью изобретения является повыше ние быстродействия,На Фиг. 1 изображена блок-схема"предложенного устройства; на Фиг.2часть матрицы, содержащая в каждойстроке два ряда вычислительных ячеек; на фиг. 3 - часть матрицы, содержащая в каждой строке один рядячеек; на фиг. 4 - блок-схема вычислительной ячейки, на Фиг. 5 - блоксхема двух вычислительных ячеек.Устройство содержит часть матрицы 1 с двумя рядами вычислительныхячеек в строке, мультиплексор 2,часть матрицы 3 с одним рядом вычислительных ячеек в строке, входы 4-6первой части матрицы, входы 7 и 8мультиплексора, вход 9 устройства,выходы 10 и 11 мультиплексора, выход12 устройства, причем матрица содержит вычислительные ячейки 13 и элементы,НЕ 14.Каждая, вычислительная ячейка 13содержит сумматор 15 по модулю два,одноразрядный сумматор 16, входы 1720 и выходы 21-23.Таблица истинности вычислительнойячейки 13 приведена ниже,Матричное вычислительное устройство вычисляет элементарные Функциивдп Ч и совЧ по методу цифра зйцифрой.Рекурентные соотношения, описывающие алгоритм цифра за цифрой дляфункций вдп 9 и сову, следующие: 17 18 9 20 22 21 23 18 19 20 22 21 23 1 0 1, О 1 0 9 9. - . агс 2 Этап 1 . = вддпО,где х у, - текущие координаты вектора;х , у - конечные координатывектора;и - число шагов итераций.Начальные условия: 9, = р, х = 1/с, у . - "0 где с - коэффи- циент деформации вектора, зависящий только от числа шагов итераций:у 2 1 Еу +хе 2 Так как значения зхп ч и созодновременно обычно не требуются, тос помощью управляющего сигнала Гможно управлять вычислением синусаили косинуса С 2, (1) =еТаким образом, матрица может быть построена из подматрицы 1, вычисляющей значение х и у ; из мультие еплексора 2, работа которого описывается выражением х ,если Й = О, у,если Г = 1; х , если Г = 1, у , если Г = О; из подматрицы 3, вычисляющей значение Брпч если Е = О,1 созч если Г = 1,Формула изобретения 1Матричное вычислительное устройство, содержащее группу элементов рицы-начальные условия х на входы 6 - значения управляющих сигналовпричем +1 кодируется нулем, акодируется единицей, Каждая строка вычислительных ячеек 13 вычисляющей подматрицы 1 выполняет две операции алгебраического суммирования, На выходах 23 второго ряда вычислительных ячеек 13,-й строки подматрицы 1 имеем значение у., а на выходах 23 первого ряда вычислительных ячеек 13 имеем значение х . При этомячеек в 1-й строке ( = 1, 2. . . и)и 1-м столбце (1 = 1, 2.тп) соединен с выходом задания режима вычислительной ячейки того же ряда (11)-го столбца, вход задания режимавычислительной ячейки второго рядапервого столбца с первой по 1-ю строку соединен через соответствующийэлемент НЕ группы с входом заданиярежима вычислительной ячейки тогоже столбца, той же строки первого ряда и входом задания режима устройст-.ва, вход переноса каждой вычислительной ячейки в д-й строке и 1-м столбце соединен соответственно с выходомпереноса вычислительной ячейки тогоже ряда и той же строки ( + 1)-гостолбца, вход переноса каждой вычислительной ячейки ш-го столбца соединен с выходом задания режима той жевычислительной ячейки, входы первогослагаемого вычислительных ячеек свторой по 7-ю строк в 1-м столбцесоединены соответственно с выходамисуммы вычислительнж ячеек ( - 1)-йстроки (1 -+ 1)-го столбца другого ряда, вход второго слагаемогокаждой вычислительной ячейки .-йстроки кроме (1 + 1)-й 1-го столбца .соединен соответственно с выходом суммы вычислительной ячейки того же ряда, того же столбца ( - 1)-й строки,вход второго слагаемого каждой вычислительной ячейки первого ряда первой строки соединен соответственно свходом первого слагаемого вычислительной ячейки второго ряда того же столбца, той же строки и подключен к первой группе информационных входов устройства, вход второго слагаемого каждой вычислительной ячейки с второго ряда первой строки объединен с входом слагаемого вычислительной ячейки первого ряда того жестолбца, той же строки и соединен свторым инФормационным входом устройства, выход суммы -й ( .= 1,1) вычислительной ячейки с пер 15 20 25 30 35 40 45 50 55 НЕ и матрицу вычислительных ячеек,причем с первой по 1-ю строки матрица(где Г равно наибольшему целому отполовины номера последнего столбцаш, где щ - разрядность устройства),содержит два ряда вычислительных ячеек, каждая строка с 1 + 1 по и (гдеп - число итераций) содержит однугруппу вычислительных ячеек, причемвход задания режима вычислительныхвой по (1 - 1)-ю строки первого стобца соединен с входом первого слагаемого вычислительных ячеек с второго по (1 + 1)-й столбцы ( + + 1)-й строки другого ряда, выход . суммы каждой вычислительной ячейки последней строки соединен с выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены мультиплексор и группа сумматоров по модулю два, причем управляющий вход мультиплексора соединен с входом выбора функции устройства, выходы суммы вычислительных ячеек первого и второго рядов 1-й строки соединены соответственно с первым и вторым информационнымн входами мультиплексора, первый выход которого соединенс входом первого слагаемого (7 ++ 1)-й строки, второй выход мультиплексора соединен с входом второгослагаемого вычислительной ячейки(Й + 1)-й строки, вход задания режима вычислительной ячейки в (Й + ц)-йстроке (с = 1, 2, , и - 1) первого столбЦа соединен с выходом соответствующего сумматора по модулюдва, первый и второй входы которогосоединены соответственно с входомзадания режима устройства и группойвходов управления устройства, вход первого слагаемого вычислительнойячейки ( 1 + 1) -й строки первогостолбца соединен с входом первогослагаемого вычислительной ячейки(1 + 1)-й столбцы, вход первого слагаемого вычислительной ячейки (1 ++ 1) -й строки (1 + Е)-го столбца 10 Й = 2, 3, , т - 1) соединен свходом первого слагаемого вычислительной ячейки (1 + ц)-й строки (1 ++ ц + Е т 1)-го столбца. 2. Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что каждая вычислительная ячейка содержит сумматор по модулю два и одноразрядный сумматор, первый и второй разрядные входы которого соединены соответственно с выходом сумматора по модулю два и входом второго слагаемого ячейки, вход задания режима в которой соединен с первым входом сумма тора по модулю два и выходом задания режима ячейки, вход переноса которой соединен с входом переноса одноразрядного сумматора, выход суммы и переноса которого соединен с соответствующими выходами ячейки, вход первого слагаемого которой соединен с вторым входом сумматора по модулю два.1247892 11 Составитель А.ЗоринТехредИ.Ходанич Корректор А Обруч ктор И.Рыбченк Тираж б 71 Подпи НИИПИ Государственного комитета ССС по делам изобретений и открытий 35, Москва, Ж"35, Раущская наб., д, Заказ 4128/50 ное Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4