Устройство для вычисления обратной матрицы

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХ .РЕСПУБЛИК 80 п 1 А 15 34 9 ф С которогвходоми второсо входого и хо но 76НИЯ(71) Таганрогский радиотехнический институт им, В.Д. Калмыкова (72) В.Ф. Арсенц, М.Е. Бородянский, И.Ф. Сурженко и З.М. Саак (53) 681.365(088.8)(56) Авторское свидетельство СССР У 404090, кл. С 06 Р 15/347, 1971.Авторское свидетельство СССР В 595726, кл. С 06 Р 15/347, 19 (54)(57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕ ОБРАТНОЙ МАТРИЦЫ, содержащее первый и второй сумматоры, первый и второй блоки умножения, о т л и ч а ю щ е/е,с я тем, что, с целью расширения класса решаемых задач за счет обеспечения нахождения обратной матрицы для матрицы со свойством КеАО, КеА = /А + А / - при увеличении быТ 2стродействия, в него введены счетчик, схема сравнения, пять элементов ИЛИ, . кольцевой регистр, распределитель импульсов, элемент И, генератор импульсов, два блока вычисления скалярного произведения, шесть коммутаторов и восемь блоков памяти, причем первый сумматор выполнен накапливаю" щим и информационный вход устройства соединен с первым информационным входом первого блока умножения и входомзаписи пе 15 вого блока памяти, выход которого соединен с первыми информационными входами первого и второго коммутаторов, выходы которых соединены с первым и вторым информационными входами первого блока вычисления скалярного произведения, выход соединен с информационным етьего коммутатора, первый выходы которого соединеными записи соответственно вт Р третьего блоков памяти, вы -ды которых соединены соответственс первым и вторым информационными входами четвертого коммутатора и вторыми информационными входами соответственно первого и второго коммутаторов, выход третьего блока памяти соединен с третьим информационным входом второго коммутатора, выход четвертого коммутатора соединен с пер вым информационным входом второго бло ка вычисления скалярного произведения, выход которого соединен с первым информационным входом пятого коммутатора, второй информационный вход которого соединен с выходом четвертого блока памяти и вторым информаторого блока вычисл роизведения, вход торого соединен с элемента ИЛИ, первь. ционным входом вния скалярного пстробирования ковыходом первоговходом второго элемента ИЛИ иляющим входом пятого коммутат выход которого соединен с информационным входом первого накапливающего сумматора, тактовый вход которого соединен с выходом второго элмента ИЛИ, выход первого накапливающего сумматора соединен с входомзаписи пятого блока памяти, входразрешения чтения которого соединен с выходом схемы сравнения ивходом останова генератора импульсов, вход запуска которого соединес входом пуска устройства, выходгенератора импульсов соединен с т1211754 510 товым входом распределителя импульсов и первым входом элемента И, выход которого соединен с тактовымвходом кольцевогорегистра, выходпервого разряда которого соединен спервым входом третьего элемента ИЛИ,выход которого соединен с входамистробирования первого и второго блоков умножения и управляющим входомшестого коммутатора, вход которогосоединен с выходом шестого блока памяти, адресный вход которого соединен с входом задания коэффициентовустройства, вход задания значенийэлементов единичной матрицы которогосоединен с первым информационнымвходом второго блока умножения, вторые информационные входы первого ивторого блоков умножения соединенысоответственно с первым и вторым выходом шестого коммутатора, выходы первого и второго блоков умножения соединены со входами записи соответственно седьмого и восьмого блоковпамяти, выходы которых соединены спервым и вторым информационными входами второго сумматора стробирующийвход и выход которого соединенысоответственно с выходом четвертогоэлемента ИЛИ и входом записи четвертого блока памяти, выход второгоразряда кольцевого регистра соединен с первым входом четвертого элемента ИЛИ, выход третьего разрядакольцевого регистра соединен с первымвходом первого элемента ИЛИ и счетнымвходом счетчика, выход которого соеИзобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и однородных вычислительных структурах,Целью изобретения является расширение класса решаемых задач за счет обеспечения нахождения обратной матрицы для матрицы со свойствомКеА т О, КеА = /А + А /(1) при увеличении быстродействия.На чертеже представлена блок-схема устройства. динен с первым входом схемы сравнения, второй вход которой соединен свходом задания числа циклов устройства, первый, второй и третий выходы распределителя импульсов соединены со вторыми входами соответственно третьего, четвертого и второго элементов ИЛИ, четвертый выходраспределителя импульсов соединен свходом разрешения записи первогоблока памяти и третьим входом третьего элемента ИЛИ, пятый выход распределителя импульсов соединен с первым входом пятого элемента ИЛИ и с третьим входом четвертого элемента ИЛИ, шестой выход распределителя импульсов соединен со вторым входом второго элемента ИЛИ, седьмой выход распределителя импульсов соединен с четвертым входом третьего элемента ИЛИ,управляющими входами первого, третьего и четвертого коммутаторов и первымуправляющим входом второго коммутатора, восьмой выход распределителяимпульсов соединен с четвертым входомчетвертого элемента ИЛИ и вторым входом пятого элемента ИЛИ, выход которого соединен со входом стробированияпервого блока вычисления скалярногопроизведения, девятый выход распределителя импульсов соединен с третьимвходом первого элемента ИЛИ, второйвход элемента И соединен с вторымуправляющим входом второго коммутатора и с десятым выходом распределителя импульсов, выход пятого блокапамяти соединен с выходом устройства. Устройство содержит вход матрицы А 1, блок памяти 2, коммутаторы 3 и 4, блок 5 вычисления скалярного произведения 5, коммутатор 6, блоки памяти 7 и 8, коммутатор 9, блок 10 вычисления скалярного произведения, коммутатор 11, сумматор 12, блок памяти 13, выход 14, блок памяти 15, коммутатор 16, блоки умножения 17 и 18, входы задания единичной 19 и исходной 20 матриц, блоки памяти 21 и 22, сумматор 23, блок памяти 24, генератор импульсов 25, элемент И(4) 45 д -// понимается любая изобщепринятых ноРм матриЦНайденные а (4)и 11 вводятсяв устройство,Преобразуем (3) к виду, удобному50для реализации в устройстве 3 1211 26, распределитель импульсов 27, элементы ИЛИ 28-32, кольцевой регистр 33, счетчик 34, схему сравнения 35, вход задания числа циклов 36,. вход запуска 37, вход задания адреса коэффициентов 38.В основу предлагаемого вычислительного устройства положен алгоритм вычисления обратной матрицы где матрица А удовлетворяет условию (1).Численный аналог (2) имеет вид 0 Н-А 1 1 Г я , к к Ф,А =е ф"-Е-А 1 А - - ,(-) А - ,(, 41=2 " К где Е - единичная матрица того жеразмера, что и заданная матрица А,А =Е;- нечетное число.Длина интервала интегрированияи число членов рядапри заданной точности вычисления 6 для проектируемого вычислительного устройства предварительно могут быть определены из соотношений Фф( .57+гА 11 Н) и + 2-1 А 11 й0к+(к кйг Ф4 =.С.- А =а Е.фа 4(а Ь (+а Ако (К+(155 К+(где ак " ЙКф. (К=О,(,2 ,т),Устройство работает следующим образом.В исходном состоянии генераторимпульсов 25 не вырабатывает импульсов, коммутатор 3 подключаетвыход блока памяти 2 к первому входу блока 5, коммутатор 4 подключаетвыход блока памяти 2 к второму входублока 5, коммутатор 6 соединяет выход блока 5 с блоком памяти 8, коммутатор 16 отключает блок памяти 15от входов блоков умножения 17 и 18,коммутатор 9 соединяет выход блокапамяти 3 с входом блока 10, а коммутатор 11 соединяет выход блока памяти 24 и вход сумматора 12,1На входы 1 и 20 поступает даннаяматрица А, на вход 30 - число Мпричем М =- 30, где М - коли -+ ( чество циклов,- число членов ряда (3), а на вход 19 поступает единичная матрица Е. В блоке памяти 15 записаны значения коэффициентов а оаг аПо команде Пуск", поступающей навход 37, происходит запуск генератора 25 импульсов, которым осуществляется продвижение единицы" на выходах распределителя 27. По первому такту осуществляется подключение к первым входам блоков умножения 17 и 18 коэффициентов аи а, из блока памяти 15. Производится вычисление матриц а, Е и а, А, которые заносятся в блоки памяти 21 и 22 соответственно. По второму такту в сумматоре 23 вычисляется матрица 5, =а,Е+а,А, котораязаносится в блок памяти 24. По третье - му такту осуществляется занесение матрицы 5 в сумматор 12, По четвертому такту заносится в блок памяти 2 матрица А, коммутатор 16 подключает к входам блоков умножения 17 и 18 коэффициенты аг, а,. Осуществляется вычисление матриц а Е и а,А, кото -рые заносятся соответственно в блокипамяти 21 и 22. По пятому такту в блоке 5 осуществляется умножение матг риц -АА и результат умножения А заносится в блок памяти 8, также вычисляется в сумматоре 23 значение б = =а,Е +а,А и заносится в память блока24. По шестому такту коммутатор 11подключает выход блока 10 к входу сумматора 12, в блоке 1 п осуществляется умножение матриц А 5(, результат суммируется в сумматоре 12. По седьмому такту коммутаторы 3 и 41211754 каз 642/54 Тираж 673 Подпис ИИП Патент",илиал Ужгород, ул.Проектная,подключают выход блока памяти 8 к первому и второму входам блока 5, коммутатор 16 подКлючает коэффициенты.а, а, а блоки 17 и 18 вычисляют матрицыа Г иабА, которые заносятся в память. Коммутатор 6 подключает выхоД блока 5 к входу блока памяти 7, а коммутатор 9 выход блока 7 - к блоку 10. По восьмому такту 10 в блок 5 вычисляется матрица А А .г г В сумматоре 23 вычисляется матрица Б =а Е+ао". В девятом такте происходит вычисление матрицы А 5, кото 4рая суммируется в сумматоре 12 с мат рицей А 5, . По десятому такту происходит включение кольцевого регистра 33 импульсов,с первого выхода которого подключается очередная пара коэффициентов а, , ра и вычисляются соответ ствующие матрицы Б =а,Г+авА, которые заносятся в память. По импульсу с второго входа блок 5 вычисляет матрицу А А , которая заносится в4 г,блок 7, а сумматор 23 вычисляет матрицу б =аЕ +аА, По импульсу стретьего выхода в блоке 10 вычисляется матрица А 5, которая в сумматоре 12 складывается с матрицейА 5 + Аб, +5 О, а в счетчик 34 заносится "единица". В дальнейшем импульсы с выходов кольцевого регистра 33 появляются в той же очередности, что и раньше, осуществляя последовательное получение соответствующих промежуточных сумм в сумматоре 12. Количество циклов кольцевого распределителя 33 подсчитывается счетчиком 34. Когда число циклов счетчика. совпадает с величиной М, сигналом с выхода схемы сравнения происходит "Останов" генератора 25, коммутаторы приходят в первоначальное состояние, а результат А (2) из блока памяти 13 поступает на выход.