Матричное устройство для вычисления тригонометрических функций

СООЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 15/347 с%4 СОбр 7 ОПИС ИЕ ИЗО МУ СВИСТЕЛ ЕТЕНИ К АВТОРСКО ВУ ОСУДАРСТВЕККЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(46) 23.04.86. Бюл. У .15 (71) Ленинградский ордена Ленина электротехнический институт им. В.И. Ульянова (Ленина) (72) Л.А. Шумилов, И.С. Зуев и А,М. Турсунканов(56) Авторское свидетельство СССР У 809173, кл. С 06 Р 7/38, 1979,Авторское свидетельство СССР103454, кл. С 06 Р 7/548, 1981. (54) МАТРИЧНОЕ УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ТРИГОНОМЕТРИЧЕСКИХ ФУНКЦ 801226448 А(57) Изобретение относится к вычислительной технике и может быть использовано в быстродействующих процессорах и специализированных вычислительных устройствах. Цель изобретения - повышение быстродействияустройства. Это достигается за счетвведения в устройство коммутатора,матричного умножителя, сумматора иформирователя множителя с соответствующими функциональными связямимежду ними и известными блоками уст"ройства. Устройство вычисляет элементарные функции вп Т и совУ пометоду "цифра за цифрой". 5 ил.=У)Х 2 20 Изобретение относится к области вычислительной техники и может быть использовано в быстродействующих процессорах и специализированных вычислительных устройствах.Целью изобретения является повышение быстродействия устройства.На Фиг.1 представлена функциональ ная схема матричного устройства,являющегося вычисляющей матрицей, ка фиг.2 - структурная схема матрицы вычислительных ячеек; на фиг.3 - функциональная схема вычислительной ячейки матрицы, на фиг.4 - структурная схема формирователя множителя, на Фиг.5 - таблица истинности вычислительной ячейки.Устройство содержит матрицу 1 вычислительных ячеек, коммутатор 2, матричный умножитель 3, сумматор 4, формирователь 5 множителя, входы 6 и 7 первого, второго аргументов устройства, управляющий вход 8,первый и второй выходы 9 и 10 суммы матрицы 1, вход 11 режима вычислений.Матрица 1 вычислительных ячеек содержит элементы НЕ, вычислительные ячейки 12, группы входов 6-8, группы выходов 9 и 10, Черточка на какой-либо шине означает инвертироведения. Умножитель работает в дополнительном коде.Сумматор 4 содержит группы входов 29 и 31 первого и второго сла гаемого, группу выходов 32 суммы.Данное матричное устройство вычисляет элементарные функции з 1 п)Ри сов по методу "цифра за цифрой".Рекурентные соотношения, описывающие алгоритмы "цифра за цифройдпя функций зп Ч и соя Р следующие: где х ,у - текущие координаты век 1тора;х ,у - конечные координаты25векторап - число шагов итераций.Начальные условия: 8,.-Р,х = 1/К,у = 0,где К - коэффициент деформациивектора, зависящий только от числаЗОшагов итераций, вание сигнала,что эквивалентно элементу НЕ.Вариант выполнения вычислительной ячейки 12 содержит сумматоры по модулю два 13 и 14, одноразрядные двоичные сумматоры 15 и 16, управляющие входы 17 и 18, входы 19 и 20 слагаемого-вычитаемого, входы 21 и 22 слагаемого, входы (выходы) переноса 23 и 24, выходы 25 и 26 суммы. На практике могут быть использованы и другие варианты без нарушения таблицы истинности вычислительной ячейки (фиг.5).Формирователь множителя содержит элемент НЕ, сумматоры по модулю два 27, группы управляющих входов 8, вход 11 режима, группу выходов 28 множителя. Черточка на шине означает инвертирование сигнала.Коммутатор 2 содержит группы входов 9 и 10 суммы, группы выходов 29 и 30 суммы. Подключение выходных шин к входным шинам управляется входом 11 режима.Матричный умножитель 3 содержит группы входов 30 и 28 множимого и множителя, группы выходов 31 произК =,/ 2);:с Результаты вычислений: у = з 1 пх = созРМатричное устройство выполняетвторой этап алгоритма и работаетследующим образом.40 На входы группы входов 6 матрицыподаются начальные условия у , нарвходы группы входов 7 матрицы подаются начальные условия хрф на входыгруппы входов 8 матрицы подаются зна- ,5 чепия управляющих сигналов,вырабатываемые управляющей матрицей матричного вычислительного устройства,причем +1 кодируется нулем, а -1 кодируется единицей, Каждая строка вычислительных ячеек 12 вычисляющейматрицы 1 выполняет две операции алгебраического суммирования. На выходах 25 вычислительных ячеек 12г-й строки присутствует значение у.,а на выходах 26 вычислительных ячеек 12 - значение хНа 1-й итерации в формированииучаствуют два числа х, и у., причемдля получения 3-го разряда у необ.ходимо иметь )-й разряд у, и (3-)-йразряд х , что является причинойзадержки. Но х - это значение созчс точностью д-разрядов, т.е. послех-ой итерации значениястаршихразрядов х.) = 1,(3.+1)п неизменяются. С другой стороны, в формировании у. , величина х участ)-1 1вует без д младших разрядов.Иатричное устройство состоит из:матрицы вычислительных ячеек 12,вычисляющей значение х и ур,коммутатора, работа которого описывается выражениями хр, если 1 = 1П уе, если Г = О,где= 1 +1, -1, причем +1 кодируется нулем, а -1 кодируется единицей,матричного умножителя 3, работающего в дополнительном коде, н котором множимое есть 0 - старших разрядов С,а множитель есть а араГ) 1+2 ффа) 1,формирователя множителя 5, на выходе которого формируется множительвида а ар+, а+,а ,1, гце а)сумматора 4, вычисляющего значение функции 8, где ы.п Ч, если Г = ОБ соя Ч, если Е = О формула изобретения Иатричное устройство для вычисления тригонометрических функций,содержащее матрицу вычислительных ячеек, первый и второй входы первого аргумента 3 вычислительной ячейки Ц = 1,ш) первый строки матрицы объединены и являются входом )-го разряда начального значения первого аргумента устройства, где ш - разрядность аргумента, первый и второй входы второго аргумента 3 вычислительной ячейки первой строки матрицы объединены и являются входом )-го разряда начального значения второго аргумента устройства, прямые и ин 5 1 О 15 20 25 30 35 40 45 нерсные управляющие входы вычислительных ячеек 1-й строкиматрицы. = 1,Р, где Е - наибольшее целоечисло от половины номера последнегсстолбца) соответственно объединеныи янляются прямым и инверсным ).-миразрядами управляющего входа устройства соответстненно, первый и,второй входы переноса вычислительной ячейки -ой строки и первому ивторому выходам переноса вычислительной ячейки К-го столбца матрицы подключены соответственно к 1-ой строки и (К+1) - го столбца (К=1, т),первый и второй входы переноса вычислительной ячейки последнего столбца -ой строки подключены соответстненно к инверсному и прямому входам -го разряда управляющего входаустройства, первые входы первого ивторого аргумента вычислительнойячейки -й строки и 3-го столбца матрицы подключены соответственно кпервому и второму выходам суммы вычислительной ячейки (-1)-й строкии (-1+1)-го столбца, вторые входыпервого и второго аргументов вычислительной ячейки 1-ой строки и 1-гостолбца подключены соответственно к первым и вторым выходам суммы вычис"лительной ячейки (д)-ой строки и3-го столбца, первый и второй выходы суммы вычислительной ячейки 1-ойстроки и первого столбца матрицыподключены соответственно к вторымвходам первого и второго аргументоввычислительной ячейки (1+1)-ой строки и первого столбца и к первымвходам первого и второго аргументов(+1) перных вычислительных ячеек(+1)-ой строки, первый и второйвыходы суммы вычислительных ячеекпоследней строки являются первымии вторыми выходами суммы матрицывычислительных ячеек,о т л и ч а ющ е е с я тем, что, с целью повыщения быстродействия, в устройствовведены коммутатор, матричный умножитель, сумматор и формирователь множителя, состоящий из элемента.НЕ игруппы сумматоров по модулю два,входы вторых слагаемых которых соединены с входами соответствующих разрядов управляющего входа устройства,вход первого слагаемого первого сумматора по модулю два подключен квходу режима вычисления устройства ивходу элемента НЕ, выход элемента КЕ3 122648 Ьподключен к входам первых слагаемых коммутатора подключен к входу перостальных сумматоров по модулю два вого слагаемого сумматора, второй группы, выходы сумматоров по модулю выход коммутатора подключен к вход два являются выходом формирователя множимого матричного умножителя, множителя, первый и второй информа вход множителя которого подключен ционные входы коммутатора подключе- к выходу формирователя множителя, ны соответственно к первому и второ- выход матричного умножителя подму выходам суммы матрицы вычислитель- ключен к входу второго сланых ячеек, управляющий вход коммута- гаемого сумматора, выход сумтора подключен к входу режима вы матора является. выходом устройчисления устройства, первый выход ства.1226448 Составитель Д Техред В.Кадар н-Магомедов Корректор С.Иекма актор Т. Кугрышев Заказ 2134/ е НИИП 4/ 113035 роектная,4 изводственно-полиграфическое предприятие, г. Ужгород Тираж 671Государственного ком елам изобретений и о осква, Ж, Раушска Подпистета СССРкрытийнаб., д.