Устройство быстрого преобразования сигналов по уолшу с упорядочением по адамару

кл АРСТВЕННЫЙ НОУИТЕТ СССРЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ИСАНИЕ ИЗО 3777659/24-2402,08,8423.10.86. Бюл. Иф 39Ордена Ленина институт кибери им. В.М. ГлушковаЛ.А, Гнатив, А.М. ЛучукПархоменко681.3 (088,8)Авторское свидетельство СССР320, кл. С 06 Р 15/332, 1982.атент США В 3792355,Н 04 Л 3/18, 1974.(54) УСТРОЙСТВО БЫСТРОГО ПРЕОБРАЗОВАНИЯ СИГНАЛОВ ПО УОЛШУ С УПОРЯДОЧЕНИЕМ ПО АДАМАРУ(57) Изобретение относится к областиавтоматики и вычислительной техникии может быть использовано для спектрального и корреляционного анализаслучайных процессов, для цифровойфильтрации, сжатия информации, в технике связи. Целью изобретения является упрощение устройства, Устройство содержит две группы кммутаторов1,4, регистры 2 сдвига, группу сумматоров -вычитателей 3, счетчик 5тактовых импульсов. Поставленнаяцель достигается вышеуказанной совокупностью признаков. 2 ил,Изобретение относится к автоматике и вычислительной технике и можетбыть использовано для спектральногои корреляционного анализа случайныхпроцессов, для цифровой фильтрации, 5сжатия информации, в технике связии т.д.Целью изобретения является упрощение устройства,На фиг. 1 представлена функциональ ная схема устройства быстрого преобразования сигналов по Уолшу с упорядочением по Адамару; на Фиг.2 - графбыстрого преобразования Уолша с упорядочением по Адамару.Устройство содержит коммутаторы 1,регистры 2 сдвига, сумматоры-вычнтатели 3, коммутаторы 4 и счетчик 5тактовых импульсов.Устройство работает следующим образомПоследовательность х хх Мотсчетов входного сигнала с частотойтактовых импульсов поступает на входрегистра 2 сдвига первого каскада изадерживается в нем на один такт (н.разряде регистра сдвига хранится одинотсчет). Срабатывание сумматора-вычитателя 3 первого каскада синхронизируется в каждом четном такте с ЗОзапоминанием результатов сумма и разность) до следующего четного такта.На выход коммутатора 4 первого каскада, управляемого с выхода первого(младшего) разряда счетчика 5 тактовых импульсов, в четных тактах выводятся суммы, а в нечетных - разности,(в первом такте Формируется разностьпоследней пары отсчетов из предыдущей выборки).В 1-м (=2-и, и=1 оя Ю) .каскаде всоответствии с графом преобразований 45(фиг.21 последовательность промежуточных данных задерживается в регистре2 сдвига на 2 " тактов. Суммы в течение 2 "тактов выводятся на выход коммутатора 4, а разности записываются 50в регистр 2 сдвига через, коммутатор1. В течение следующих 2 тактовразности иэ регистра 2 сдвига выводятся на выход коммутатора 4 и одновременно регистр, заполняется очередной группой из 2 данных, поступающих на вход коммутатора 1 из -1-гокаскада. Управление коммутаторами 1-го каскада осуществляется с выхода-го разряда счетчика 5.Последовательность коэффициентовпреобразования Формируется на выходекоммутатора 4 и-го каскада.Формула изобретенияУстройство быстрого преобраэонания сигналов по Уолшу с упорядочением по Адамару, содержащее и-раэрядный счетчик и и каскадов преобразования (и = 1 оя Н, где М - длина преобразуемой последовательности), каждый иэ которых содержит первый коммутатор, сумматор-вычитатель и 2 - ;.: разрядный регистр сдвига х=1-и-(номер каскада преобразования), причемсчетный вход счетчика является тактовым входомустройства,выход 1 -го разряда счетчика подключен к управляюще"му входу первого коммутатора н 1 -мкаскаде преобразования, вход регистрасдвига и первый вход сумматора-вычитателя в первом каскаде преобразования подключены к информационному входу устройства, выход регистра сдвига в каждом каскаде преобразования подключен к второму входу сумматоравычитателя, выход суммы которого под" ключен к перному информационному вхо"ду первого коммутатора н том же кас" каде преобразования, выход первого коммутатора -го каскада преобразования, кроме и"го каскада, подключен к первому входу сумматора-вычитателя (1+1)-го каскада, выход первого коммутатора И -го каскада преобразования является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения, оно содержит второй коммутатор в каждом каскаде преобразования, кроме первого каскада, выход разности сумматора-вычитателя в первом каскаде преобразования подключен к второму информационному входу коммутатора первого каскада", второй информационный вход первого коммутатора и первый информационный вход второго коммутатора в каждом каскаде преобразования, кроме первого каскада, подключены соответственно к второму и первому входам сумматора-вычитателя того же каскада, выход разности сумматора-вычитателя 1: каждого каскада преобразования, кроме первого каскада, подключен к второму информационному входу второго1265795 4соответственно к входу регистра сдвига и к управляющему входупервого коммутатора того жекаскада. коммутатора того же каскада, выход и управляющий вход второго коммутатора в каждом каскаде преобразования,кроме первого каскада, подключены Ищерацин 1 Мтрвцця 3 ИтрацияУ ХИ) х(фу ъ ХУ оставитель В. Байкехред А.Кравчук ректор Л. Пилйпенко ктор А. Ворович Заказ 5667 писное ВНИИПИпо дел113 а 35/5 Производственно-полиграфическое предприятие, г. Ужго ул. Проек Х 1ХЮкР8 Тираж сударственно ам изобретений осква, Ж, 671о комитета СССи открытийРаушская наб.,р)ф р Фф ф