Устройство для вычисления сумм произведений

(5 БРЕТЕНИ ЛЬСТВУ 2 353253/24-240,11.877,12,89, Бюл,иевский инстинской авиа ии 4 ут инженеро им. 60-лети И,в 1. А р 1 ре 11 пе е Гог цп 1 Е 1 ед еча 1 пасдоп со ьс,тво СССР 7/49) 06.04 лок вычисле сумматоры-вычитагатели 13 и 14,Блок вычисле екции содержи и 16, сдвиторы 19 и ия кор тели 1 коммут сравне ботает сумматоры-вычи гатели 17 и 18 20 и элемент 2 ук тур Устроиство рразом, В регистры 1 обедую и 2 заносятс модулям пере числа,ножа емыхумматорной пам тветствую ект ция осущ твляется в соответпе алгоритмом Волдера,вии рди н Длятами (а тами (а ожен вектора с рати Ь,) ее Ь) ва вектор иначале определяется ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯРИ ПСНТ СССР ОПИСАНИЕН АВТОРСКОМУ СВИДЕ(56) Апйгецв М. ег асоврцйег агсМТесгцге 1 евепгагу гцпсс 1 опрцгег.-Е 1 есй. Епя.,р. 194.Авторское свидетеВ 1432512, кл, С 06 Изобретение относится к вычислительной технике и предназначено длпостроения специализированных вычлительных средств,Цель изобретения - уменьшение апаратных затрат.На чертеже представлена стр(ная схема устройства,Устройство содержит первый 1 ивторой 2 регистры, блоки вычислениитераций 3 и коррекций 4, снакопитель 5, блок 6 постоянти, общую шину 7, входы множимого 8и множителя 9, входы 10 значений ула поворота, Число блоков 3 и 4 определяется необходимым числом итеций для получения заданной точносвычис ле ний(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СУММПРОИЗВЕДЕНИЙ(57) Изобретение относится к вычислительной технике и предназначенодля построения специализированныхвычислительных средств, Цель изобретения - сокращение аппаратных затрат.Для достижения поставленной цели устройство содержит соединенные последовательно блоки вычисления итераций ивычисления коррекций. Уменьшение аппаратных затрат достигается за счетмногосекционного построения блокавычисления коррекции, осуществляющего итерационную операцию деления путем последовательных приближений.1 ил. я итераций содержит ели 11 и 12 и сдви 1527629угол 0 =агсд(а/Ь). Затем выполняетсяоперация "11 оворот вектора х=(а, Ь),Значения тангенса угла поворотавычисляются заранее и подаются на вход блока 6 постоянной памяти, В регистры 1 и 2 записываются значения модулей ,длин) векторов х и у, При этом каждый блок вычисления итераций осуществляет над входными данными операцию-х, =х,-Е; у, 2у =у +Е,х;2где Я, -1, а д=О 1, и- номер блока, соответствующий номеру 15итерации.Коэффициенты Е, являются значениями функции, указывающей угол поворота вектора, вычисляются заранее ихранятся н блоке 6 постоянной памяти,Блоки 4 вычисления коррекций осуществляют коррекцию изменения длинывектора результата, происходящую привычислении согласно укаэанному итерационному алгоритму, Блоки вычисления 25коррекций осуществляют операцию деления в итерационной форме.Каждый блок 4 выполняет операциюх,+, х; -С;х 230где х,и у, - значения данных на входе блока0 при х с усС1 при х ) уНа первые входы сумматоров-вычитателей 11 и 12 поступают коды чисел из35регистров 1 и 2, а на вторые входысумматоров-вычитателей через сдвигатели 14 и 13 - коды чисел с выходоврегистров 1 и 2, сдвинутые на одинразряд вправо,Настройка сумматоров-вычитателей11, 12 на проведение операций суммирования или вычитания осуществляется сигналами с выхода блока 6 постоянной памяти, Значение управляющего сигнала определяется кодом значения угла поворота, поступающим наадресные вх цы блока 6 по шине 10,Остальные блоки вычисЛения итерацийфункционируют аналогично, В каждомблоке вычи.леиия итераций 3 осущест -вляется в ссотвесствии с приведеннымалгори тмсм одна и гера ция поворотвектора, Данные с выходов сумматоров 55вычитателей 11 и 12 поступают на вьходы блока 3 и на входы первоо блока 4 коррекции, в котсром 1 иэндтся анулирование дефсрмасии ввтор при повороте вектора в первой итерации,Данные х , у с выходов сумматоров 11 и 12 поступают соответственно на первые выходы сумматоров-вычИтателей 15 и 16, а также на входысдвигателей 17 и 18 осуществляющихсдвиг на один разряд влево (умножение на 2). На первые входы коммутаторов 19 и 20 поступают величины х 2и у 2 , на вторые входынулевой потенциал с шины 7. Управление коммутаторами 19 и 20 осуществляется по значению сигнала С=О или1 на выходе блока 21 сравнения, вырабатываемого при сравнении величинх, и у,Результаты с выхода последнегоблока вычисления Коррекций суммируются в сумматоре-накопителе 5.Формула изобретенияУстройство для вычисления сумм произведений, содержащее сумматор- накопитель, блоки вычисления итераций, блоки вычислений коррекций, блок постоянной памяти, первый и второй регистры, информационные входы которых соединены соответственно с входами множимого и множителя устройства выходы регистров соединены с соответствующими входами первого блока вычисления итераций, выходы каждого блока вычисления итераций соединены с входами соответствующего блока вычисления коррекций, выходы последнего блока вычисления коррекций соединены с входами сумматора-накопителя, выходы каждого блока вычисления коррекций соединены с входами последующего блока вычисления итераций, управляющие входы которых соединены с выходами блока постоянной памяти, входы которого соединены с входами значений угла поворота устройства, каждый блок вычисления коррекций содержит первый и второй сумматоры-вычитатели, первые входы которых соединены с соответствующими выходами соответствующего блока вычисления итераций, о т л и ч а ю щ е е с я тем, что, с целью уменьшения аппаратных затрат, каждый блок вычисения коррекций содержит первый и в 1 орой сдвигатели, первый и второй кммутаторы, элемент сравнения, гсервсе нхсды ксторого соединены с герСоставитель Ю, ФирстовТехред Л.Сердюкова Корректор О, Кравцова Редактор И, Дербак Заказ 75 1/53 Тираж ЬЬВ ПодписноеВНИИПИ Государственного комитета по иэобретениям и открытиям при ГКНТ СССР11303 5, Москва, Ж, Раущская наб д. 4,5 Производственно-издательский комбинат "Патент", г.ужгород, ул, Гагарина,101 5 15276 выми входами первого сумматора-вычитателя и входами первого сдвигателя, первые входы второго сумматора-вычитателя соединены с входами второго5 сдвигателя и вторыми входами элемента сравнения выходы первого и второго сдвигателей соединены с первымиинформационными входами соответствующих коммутаторов, вторые информа О ционные входы которых соединены с цагиной нулевого потеинала устройства,а выходы - с вторыми входами соответственно верного и второго сумматоров-вычитателей, выходы которых соединены соответственно с первыми ивторыми выходами блока вычисления коррекций, управляюи 1 ие входы коммутаторов соединены соответственно с первым и втс рым выходами элемента сравнения