Устройство для вычисления сумм произведений

(19) (1) 5 С 06 Р 7/52 ИИ ЕНИ ВТОРСНОМУ СВИДЕТЕЛЬСТВУ ментов вычислительные элементы,расположенные в , - х строках-х столбцов (где=Зп,=5, 2 и; 3, 1 - 2, . если 1 е)1с 2) "1 +2 если и +3с 2)-.а также ва второй строке и -го и ( - -1)-га столбцов ( и - разрядность операндов), содержат каждый первый и второй триггеры, триггер суммы и триггер переноса, элемент И и одноразрядньп сумматор, причем информационные входы первого и второго триггеров, триггера суммы и триггера переноса являются соответственно первым, вторым входами, входом суммы и входом переноса вычислительноА,Кулаков,Н.Порева Левина пм.50-летия литехели иал тическои свидетельства СССР Е 7/52, 1975. идетР 7 тво 191( 9 тот ровые входы триггеа первого и второнены с управляютельного элемента,торого триггероввенно первым ичислительного элесоответственно с го э ента, такт мы, перена ров су го три геров сое щим вховыходы ом вычисли ервога и в ляется соответс иодами вьсоединены торым нта выхо ствен оды сумзрядного сумматора, еноса кото ого яв н мь и пер Р ветственно выходами суммы ются соот перто о вычислительного емента, ко рыи я ным элементом перпервьп и второйи выход переноса емента первого тив ется вычислител ваго типвыходы причемыход суммь вычислипа ьно л-го столбца матриэлементов соединес первым входам выента ( +1)-й стро строкиительных цы вычис ны соот числите ветственнольного элем ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРИТ ПИСАНИЕ ИЗОБР(71) Киевский орденический институткой Октябрьской сореволюции(54)(57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СУММ ПРОИЗВЕДЕНИЙ, содержащее матрицу вычислительных элементов, два триггера, три группы триггеров, группу одноразрядных сумматоров, причем тактовый вход устройства соединен с тактовыми входами триггеров первой, второй и третьей. групп, тактовыми входами первого и второго триггеров, выходы триггеров первой группы соединены с первыми входами соответствующих одноразрядных сумматоров группы, выходы суммы и переносы ко.орых соединены соответственно с информационными входами соответствующих триггеров второй и третьей групп, выход х -го триггера третьей группы (х=1,22+1 о 8 1(, гдеМ - количество пар операндов) соединен с вторым входом (х+ 1)-го одноразрядного сумматора группы, информационные входы первого и второго триггеров . соединены соответственно с знаковыми разрядами первой и второй входных шин, в матрице вычислительных элеервым и вторым входами элемен торого и выходы триггеровпереноса соединены соответс входами с первого по третий:матора 40 являются выходами суммы 41и переноса 42, вычислительного элементе. 8.В вычислительном элементе второготипа 9 (фиг.З) информационные входыпервого и второго триггеров 43 и 44являются первым 45 и вторым 46 входами вычислительного элемента 9. Тактовые входы триггеров 43 и 44 объеди Оиены и являются управляющим входом47 вычислительного элемента, Выходпервого триггера 43 является первымвыходом 48 вычислительного элемента9 и соединен с первым входом элемента И 49, выход второго триггера 44является вторым выходом 50 вычислительного элемента 9 и соединен с вторым входом элемента И 49, выход элемента И 49 является выходом 51 суммы 20вычислительного элемента 9.В вычислительном элементе третьего типа 10 (фиг.4) информационныевходы первого и второго триггеров52 и 53 являются первым 54 и вторым 2555 входами вычислительного элемента 10, Тактовые входы триггеров 52и 53 объединены и являются управляющим входом 56 вычислительного элемента 10. Инверсный выход триггера52 соединен с первым входом.элемента И 57, прямой выход триггера 52соединен с первым входом элемента И58, прямой выход триггера 53 соединен с вторыми входами элементов И 5735и 58 и является вторым выходом 59вычислительного элемента 10, выходэлемента И 57 является третьим выходом 60 вычислительного элемента10, выход элемента И 58 являетсявыходом суммы 61 вычислительного элемента 10,В вычислительном элементе четвертого типа 1 1 (фиг.5) информационныевходы триггера суммы 62 и переноса 4563 являются входами суммы 64 и переноса 65 вычислительного элемента 11.Тактовые входы триггеров 62 и 63.обь-. единены и являются управляющими входом 66 вычислительного элемента 11. 50Выходы триггеров 62 и 63 соединеныс первым и вторым входами полусумматора 67, выход суммы полусумматора67 является выходом суммы 68 вычислительного элемента 11, выход пере" 55носа 69 вычислительного элемента 11,В вычислительном элементе пятоготипа 12 (фиг.б) информационные входы первого и второго триггеров 70 и71 являются первым входом 72 и вторым входом 73 вычислительного элемента 12, информационный вход триггера 74 суммы является входом суммы 75 вичислительного элемента 12. Тактовые входы триггеров 70, 71 и 74 объединены и являются управляющим входом 76 вычислительного элемента 12, Инверсный выход триггера 70 сое-. динен с первым входом элемента И 77, прямой выход триггера 70 соединен с первым входом элемента И 78, прямой выход триггера 71 соединен с вторыми входами элементов И 77 и 78 и являются вторым выходом 79 вычислительного элемента 12, выход элемента И 77 является третьим выходом 80 вычисли-тельного элемента 12, выход триггера 74 и выход элемента И 78 соединен с первым и вторым входами полу- сумматора 81, выходы суммы и переноса полусумматорв 81 являются соответственно выходом суммы 82 и выходомпереноса 83 вычислительного элемента 12.В вычислительном элементе шестоготипа 13 (фиг,7) информационные входыпервого и второго триггеров 84 и 85являются первым входом 86 и вторым входом 87 вычислительного элемента, информационные входы триггеров суммы и переноса 88 и 89 являются входом суммы 90 и переноса 91 вычислительного элемента 13. Тактовые вхо"ды триггеров .84, 85, 88 и 89 объединены и являются управляющим входом 92 вычислительного элемента 13. Инверсный выход триггера 84 соединен с первым входом элемента И 93, прямой выход триггера 84 соединен с первым входом элемента И 94, а прямой выход триггера 85 соединен с вторыми входами элементов И, 93 и 94 и является вторым выходом 95 вычислительного элемента 13, выход элемента И 93 является третьим выходом 96 вычислительного элемента 13, выходы тригге-ров 88 и 89, а также элемента И 94соединены с первым, вторым и третьимвходами одноразрядного сумматора 97,выходы суммы и переноса одноразрядного сумматора 97 являются выходом98 суммы и переноса 99; вычислитель-.ного. элемента 13,ЪВ вычислительном элементе седьмоготипа 14 (фиг.8) информационные входыпервого и второго триггеров 100 иВеличина (а +Ь) 2 формируется путем записи содержимого полусумматора 6 в элементы второй строки, причем- перенос записывается в (и)-й столбец, а сумма - в п-й столбец, (2 п+ +1) - разрядное произведение формируется в матрице 7 вычислительных элементов следующим образом, на втором такте формируется 2 п-й младший значащий разряд произведения, на третьем - (2 п)-й на четвертом - (2 п)-й, и так далее, на (2 п+1)-м такте формируется старший значащий разряд, на (2 п+2)-м такте формируется знаковый разряд, причем для каждого выхода на следующем такте появляется результат, соответствующий новой паре сомножителей. Знаковый разряд дополнительного кода произведения подается на информационный вход сдвигающего регистра 17, а значащие разряды - на входы группы 16 триггеров. Элементы 16-19,23 и 24 образуют конвейерный накапливающий сумматор. По мере готовности результатов на вход сдвигающего регистра 23 по шине 27 подается в течение одного такта уровень логического нуля. Ноль сдвигается в регистре. 23, обеспечивая последовательное отключение обратной связи сумматора для всех его одноразрядных сумматоров 18, начиная с младших разрядов. Сумма произведений подается на выход 21 ре 15 1166101 являются первым входом 102 и вторым входом 103 вычислительного элемента 14, вход триггера 104 суммы,является входом 105 суммы вычислительного элемента 14, тактовые входытриггеров 100, 101 и 104.объединены. и являются управляющим входом 106 вычислительного элемента 14, Выход триггера 100 является первым выходом 107вычислительного элемента 14 и .соеди Онен с первым входомэлемента И 108,выход триггера 101 является вторымвыходом 109 вычислительного элемента 14 и соединен с вторым входом элемента И 108, .выход триггера 104 и выход элемента И 108 соединены с первым и вторым входами полусумматора110, выходы суммы и переноса полусумматора 110 являются. выходом суммы 111и переноса 112 вычислительного элемента 14,В вычислительном элементе восьмоготипа 15 (фиг.9) информационные входытриггеров переноса 113, суммы 114 ипервого триггера 115 являются входами 25переноса 116, суммы 117 и третьим входом 118 вычислительного элемента 15,тактовые входы триггеров 113-115 объединены и являются управляющим входом119 вычислительного элемента 15. Выходы триггеров 113, 114 и 115 соединены с первым, вторым и третьим входами одноразрядного сумматора 120.Выходы суммы и переноса одноразрядного сумматора 120 являются выходомсуммы 121 и выходом переноса 122 вычислительного элемента 15.Устройство работает следующим образом.В первом такте на входы триггеров 402 и 3 вычислительных элементов 9 и10 .первой строки принимается перваяпара сомножителей, представленная до полнительным кодом, .причем в триггеры 43 вычислительных элементов 9 и 45,триггер 52 вычислительного элемента10 записывается код Ь а,Ь,аЬаЬ, а в триггеры 44 элементов 9 итриггер 53 элемента 10 записываетсякодаЬаЬаЪ, , Ь,а, где 50ао и Ь - знаковые РазРЯды, а,аа 1 Ь Ь, , Ь, значащие разрядыоперандов, в триггеры 2 и 3 записывается соответственно а и Ь.В матрице 7 вычислительных элемен тов умножение производится путем умножения дополнительных кодов и при.бавления поправки 101 16АВА Аав Щ +2 ао И, +2 Ъо Г А 3 +(ао Ьо) эгде Аи В- операнды в дополнительных кодах, -А 1 и -Впоразрядная инверсия операндов в дополнительных кодах.Умножение производится путем сдвига величины Ь , а,Ь , аЪ влево по цепям первых входов и первых выходов вычислительных элементов сдвига величины а Ьа 1 Ъ 1Ьа - вправо по цепям вторых входов й вторых выходов вычислительных элементов и одновременного суммирования поразрядных коньюнкций.Величины 2 а -В ,2 Ь 1-Арормируются в элементах 10-13, расположенных по диагонали матрицы вычислительных элементов 7. Поразрядные коньюнкции Ь а,Ъ, а, аЬ,а Ь пес п редаются по цепям третьих входов и третьих выходов вычислительных элементов.17 11661 зультат устройства с выхода 20 триггеров группы 19.Таким образом, при помощи предлагаемого устройства возможно нахождение 2 п+1+1 оЯ старших разрядов суммы произведений 0 пар операндов; представленных дополнительным кодом, при этом на каждом следующе 9 . такте на входы устройства может быть принята новая пара 10 сомножителей . Холостые такты в устройстве отсутствуют. Соедийяя несколько таких устройств,выполненных в виде конструктивно за 01 18конченных модулей, можно наращивать разрядность вычислительных устройств.Положительный эффект изобретения заключается в том, что за. счет отсутствия холостых тактов достигается существенное увеличение производительности устройства, что имеет важное значение для многих практических приложений, связанных, например с матричной алгеброй. Предусмотренный в устройстве режим наращивания разрядности позволяет создать вычислительные устройства повышенной точности на базе функционально и конструктив" но законченных модулей,Составитель А.Клюеведактор Г.Волкова Техред А.БабинецКорректор А.Зимокос аказ 4310/4 ППП "Патент", г.ужгород, ул.Проектная,лиал 3 Тираж 710 ВНИП 1 И Государстве по делам изобрет 113035, Иосква, Ж-ЗПодписноеного комитета СССРний и открытийРаушская наб., д,4/ки (1, -1) - го столбца, с вторым вхо дом вычислительного элемента (,+1.)-й строки (, +1)-го столбца, с входом суммы вычислительного элемента (1, + 1)- -й строки , -го столбца и с входом переноса вычислительного элемента1(1,+1)-й строки (,-1)-го столбца матрицы, о т л и ч а ю щ е е с я тек, что, с целью повышения производитель, ности, оно содержит полусукматор, два сдвигающих регистра и группу элементов И, в матрице вычислительных элементов вычислительные элементы, расположеняые в первой строке-х столбцов (где 1 =3, ,2 п+ 1), а также в первой строке первого столбца, являются вычислительными элементами второго типа, вычислительный элемент, расположенный в первой строке второго столбца, является вычислительным элементом третьего типа, вычиснительные1 элементы, расположенные в 1 - х строках- Х столбцов (где ( =42 н+ +1), 4 =1, , и - 1,1-3, если - П 2, 1 с 2 п 2-, если и 2 1 (2 п 1),а также во второй строке первого столбца являются вычислительными элементами четвертого типа, вычислительные элементы, расположеНные во второй строке второго и третьего столбцов, являются вычислительными элементами пятого типа, вычислительные элементы, расположенные в ( 6 +2)-Х строках. (1 7)- Х столбцов (где 16 =1 р,п),6а также в (16+2) - Х строках (16 3)- Х столбцов, являются вычислительными элементами шестого типа, вычислительные элементы, расположенные во второй строке- х столбцов (гдег = 5 2 прг Ф и - ,п) являются вычислительными элементами седьмого типа, вычислительные элементы, расположенные в ,8 + 1)- Хстроках 1 -Х столбцов (где 18 =32,п), а также в в +2) - х стРоках . Х столбцов (где- 1 рпррявляются вычислительными элементами восьмого типа, причем знаковый разряд первой входной шины соединен с вторым входом вычислительного элемента второго типа первой строки первого столбца, первый значащий разряд первой входной шины соединен с первым входом вычислительного элемента третьего типа,-й значащий разрядпервой входной шины (-"2п) соединен с первым входом вычислительного элемента второго типа первой строки 21-го столбца, а также с вторык входом вычислительного элементавторого типа нерпой строки (21+1)-го столбца, знаковый разряд второй входной шины соединен с первым входом вычислительного элемента второго типапервой строки первого столбца, с вторык входом вьчпслительного элемен-. та 1 ретьего тина,-й значащий разряд (1=1. . . О - 1) второй входной шины соединен с первым входом вычислительного элемента второго типа первой строки (2+1)-го столбца, а также с вторым входом вычислительного элекента второго тина первой строки (2+2)-го столбца, и -й значащий разряд второй входной шины соединен с первым входом вычислительного элемента второго типа первой строки (2 й+1)- го столбца, первый и второй выходы, выход суммы и выход переноса вычислительного элемента -и строки 1 -го столбца (где з =12 п+1,1 =1,., 2 п+ 1) соединены соответственно с первым входом вычислительного элемента (+1)-й строки (г)-го столбца, с вторым входом вычислительного злемеита (+1) - й строки (+1)-го столбца, с входом суммы вычислительного элемента (+ 1)-й строки- го столбца и с входом переноса вычислительного элемента (р+1)-й строки (Ь)-го столбца, третий выход вычислительного элемента первой строки второго столбца соединен с входом переноса вычислительного элемента второй строки первого столбца, третьи выходы остальных вычислительных элементов р -х строк 1 -х столбцов соединены с третьими входами вычислительных элементов ( +1)-х строк (К)-х столбцов, выходы первого и второго триггеров соединены соответственно с первым и вторым входами полусумматора, выход суммы полусумматора соединен с входом переноса вычислительного элемента второй строки и-го столбца, выход переноса полусумматора соединен с входом переноса вычислительного элемента второй строки (и)-го столбца, выход суммы вычислительного элемента г,-й строки (2 п+2-Г) - го столбца (где Р =12 п) соединен с информационным входом г -го триггера первой группы триггеров, выход суммы вычислительного элемента (26+1)-й строки первого столбца соединен с информационным входом первого сдвигающего регистра, 5 -й выход первого сдвигаю116610 гера суммы соединен с первым входомполусумматора, выход триггера переноса соединен с вторым входом полусумматора, выход суммы полусумматора является вьг;.одом суммы вычислительногоэлемента четвертого типа, выходпереноса является выходом переноса вычислительного элемента четвертого типа,кроме того, вычислительный элементпятого типа содержит первый и второйтриггеры, триггер суммы, первый ивторой элементы И и полусумматор, причем тактовые входы первого и второготриггеров, а также триггера суммыобъединены и являются управляющим ходом результата устройства, крометого, вычислительный элемент второготипа содержит первый, второй триггеры и элемент И, причем тактовые входы первого и второго триггеров объе-.динены и являются управляющим входомвычислительного элемента второго ти-па, информационные входы первого ивторого триггеров являются соответственно первым и вторым входами вычислительного элемента второго типа,выходы первого и второго триггеровсоединены соответственно с первыми вторым входами элемента И и являются соответственно первым и вторымвыходами вычислительного элементавторого типа, выход элемента И является выходом суммы вычислительного элемента второго типа, кроме того, вычислительный элемент третьеготипа содержит первый и второй триггеры, первый и второйэлементы И,причем тактовые входы первого и вто- та И, прямой выход второго триггерарого триггеров .объединены и являютсяуправляющим входом вычислительногоэлемента третьего типа, информацион-ные входы первого и второго триггеров являются. соответственно первым ивторым входами вычислительного элемента третьего типа, инверсный выходпервого триггера соединен с первымвходом первого элемента И, прямойвыход первого триггера соединен спервым входом второго элемента И,прямой выход второго триггера соединен с вторыми входами первого.и входом вычислительного элемента пятого типа, информационные входы первого ивторого триггеров и триггера суммыявляются соответственно первым ивторым входами и входом суммы вычислительного элемента пятого типа, инверсный выход первого триггера соединен с первым входом первого элеменсоединен с вторым входом первого элемента И, с первым входом второго элемента И и является вторым выходом вычислительного элемента пятого типа, выход первого элемента И является третьим выходом вычислительного элемента пятого типа, прямой выход первого триггера соединен с вторым входом второго элемента И, выход второго элемента И соединен с первым входом полусумматора, прямой выход триггера суммы соединен с вторым входом полу- сумматора, выход суммы полусумматора щего регистра (6=11+1 од й ) соединен с первым входом (9+20)-го одноразрядного сумматора группы, выходытриггеров второй группы соединены спервыми входами соответствующих элементов И группы, выходы второго сдвигающего регистра соединены с вторымивходами соответствующих элементов Игруппы, выходы элементов И группысоединены с третьими входами соответствующих одноразрядных сумматоровгруппы, тактовый вход устройства соединен с тактовыми входами первого ивторого сдвигающих регистров и с управляющими входами всех вычислительных элементов матрицы, вход установкиустройства соединен с входами установки в "О" первого и второго триггеров, вход выдачи результата устройства соединен с информационным входомвторого сдвигающего регистра, выходы .триггеров второй группы являются вывторого элементов И и является вторым выходом вычислительного элемента третьего типа, выход первогоэлемента И является третьим выходомвычислительного элемента третьеготипа, выход второго элемента И является выходом суммы выччслительногоэлемента третьего типа, кроме того,вычислительный элемент четвертоготипа содержит триггер суммы,триггер переноса и полусумматор,причем тактовые входы триггера суммы и триггера переноса объединены иявляются управляющим входом вычисли.тельного элемента четвертого типа,информационный вход триггера суммыявляется входом суммы вычислительного элемента четвертого типа, информационный вход триггера переноса является входом переноса вычислительногоэлемента четвертого типа, выход триг 11 бб является выходом суммы вычислительного элемента пятого типа, выход переноса полусумматора является выходом переноса вычислительного элемента пятого типа, кроме того, вычислительныи элемент шестого типа содержит первый и второй триггеры, триггер суммы, триггер переноса, первый и второй элементы И и одноразрядный сумматор, причем тактовые входы первого и второго триггеров, триггера суммы и триггера переноса объединены и являются управляющим входом вычислительного элемента шестого типа,.информа, ционные входы первого и второго триггеров, триггера суммы и триггера переноса соединены соответственно с первым и вторым входами, входом суммы и входом переноса вычислительного элемента шестого типа, инверсный выход первого триггера соединен с первым входом первого элемента И, прямой выход второго триггера соединен с вторым входом первого элемента И, с первым входом второго элемента И и является вторымвыходом вычислитель- Фного элемента шестого типа, выход первого элемента И является третьим выходом вычислительного элемента шестого типа, прямой выход первого триггера соединен с вторым входом второго элемента И, выход второго элемента И соединен с первым входом одноразрядного сумматора, выходы триггера суммы и триггера переноса соединены соответственно с вторым и третьим входами одноразрядного сумматора и являются соответственно выходами суммы и переноса вычислительного элемента шестого типа, кроме того, вычислительный элемент седьмого типа содержит первый и второй триггеры,триггер суммы, первый элемент И и полу- сумматор, причем тактовые входы 101первого и второго триггеров, триггера суммы объединены и являются управляющим входом вычислительного элемента седьмого типа, информационные входы первого и второго триггеров и триггера суммы являются соответственно первым и вторым входами и входом суммы вычислительного элемента седьмого типа, выходы первого и вто" рого триггеров соединены соответственно с первым и вторым входами первого элемента И и являются соответственно первым и вторым выходами вычислительного элемента седьмого типа, выход элемента И соединен с первым входом полусумматора, выход триггера суммы соединен с вторым входом полусумматора,.выходы суммы и переноса полусумматора являются соответственно выходами суммы и переноса вычислительного элемента седьмого типа, кроме того, вычислительный элемент восьмого типа содержит триггер суммы, триггер переноса, первый триггер и одноразрядный сумма.тор, причем тактовые входы триггера суммы, триггера переноса и первого триггера объединены и являются управляющим входом вычислительного элемента восьмого типа, информационные входы триггера суммы, триггера переноса и первого триггера являются соответственно входами суммы, переноса и третьим входом вычислительного элемента восьмого типа, выходы триггера суммы, триггера переноса и первого триггера соединены соответственно с первым, вторым и третьим входами одноразрядного сумматора, выходы суммы и переноса однораз - рядного сумматора являются вы. - ходами соответственно суммы и переноса вычислительного элемента восьмого типа.Изобретение относится к цифровой вычислительной еехнике и может быть использовано при построении специализированных вычислительных систем.Известно устройство для вычисления сумм произведений, содержащее матрицу модулей, два регистра, накапливающий сумматор, блок анализа Я.Недостаткомданного устройстваявляется относительно невысокая про изводительность при вычислении мно,гих сумм произведений, которая явля1166101 ется следствием наличия холостыхтактов, необходимых, чтобы закончить,вычисление суммы произведений передподачей операндов, относящихся к следующей сумме произведений. 5Наиболее близким по техническойсущности к изобретению является устройство для вычисления сумм произведений, содержащее матрицу вычислительных элементов, которая содержит (и+ 10+1) строк, первые три строки имеют(2 п+1) вычислительных элементов, каждая последующая строка.матрицы имеет на один вычислительный элемент меньше, последняя строка содержит (и+3) 15 вычислительных элементов, (и+1)-разрядные первый и второй регистры опе-ранда, первую и вторую группу элементов И-НЕ, накапливающий сумматор, первый, второй и третий триггеры,при чем первая входная шина соединена с. информационными входами первого регистра операнда, вторая входная шина соединена с информационными входами второго регистра операнда, выходызначащих разрядов первого регистра операнда и второго регистра операндасоответственно соединены с первыми входами элементов И-НЕ первой и вто- . рой групп, вторые входы элементов И-НЕ ЗО . первой группы соединены с выходом знакового разряда второго регистраоперанда, вторые входы элементов И-НЕвторой группы соединены с выходомзнакового разряда первого регистра 35операнда, первые и вторые информационные входы накапливающего сумматора соответственно соединены с (и+2) младшими входами и с (и+2) старшими выходами вычислительных элементов : 4 О последней строки матрицы, первый управляющий вход накапливающего сумматора подключен к шине установки в "О, выходы накапливающего сумматора соединены с выходнойшиной устройства, шина тактовых импульсов соединена с вторым управляющим входомнакапливающего сумматора, с управпяющим входом каждого вычислительногоэлемента матрицы, с управляющимивходами первого и второго регистров операнда, первый и второй выходы (х,1)-го (1=1. п; 1=22 п) соединены соответственно с первым входом (+1, .-1)-го вычислительного элемента и вторым входом (+1, 1+1)-го вы,числительного элемента, а выходы поразрядной суммы и переноса соответ 4ственно с входом поразрядной суммы (1+1, 1)-, го вычислительного элемента и входом переноса (+1, -1)-го вычислительного элемента, первый выход (1,1)-го вычислительного элемента соединен с вторым входом (1+1, 1)- го вычислительного элемента, а выход поразрядной суммы - с входом поразрядной суммы (+1,2 п+1)-го вычислительного элементавыход переноса (1, 2 п)-го вычислительного элемента соединен с входом переноса (+1, 2 п+1)-го вычислительного элемента (х=1,2) вход переноса (2 п+1)-го вычислительного элемента второй и третий строк матрицы соединены соответственно с выходами первого и второго триггеров, информационный вход которого соединен с выходом третьего триггера, управляющие входы триггеров подключены к тактовой шине, первые и вторые входы вычислительных элементов нечетных столбцов первой строки матрицы поразрядно соединены с выходами второго и первого регист-ров операнда, первые и вторые входы вычислительных элементов четных столбцов первой строки матрицы соединены соответственно с младшими выходами первого регистра операнда и старшими выходами второго регистра операнда, входы поразрядной суммы и переноса вычислительных элементов с первого по и-й первой строки матрицы соединены соответственно с выходами элементов И-НЕ второй группы и с выходами элементов И-НЕ первой группы, входы поразрядной суммы и переноса остальных вычислительных элементов первой строки матрицы соединены соответственно с выходами знаковых разрядов первого и второго регистров операндов, которые соответственно соединены с входами первого и третьего триггеров. Вычислительный элемент содержит полусумматор, элемент и, два триггера, триггера переноса и поразрядной суммы, причем тактовые входы всех триггеров соединены с управляющим входом вычислительного элемента, информационные входы первого и второго триггеров триггера поразрядной суммы и триггера переноса являются соответственно первым и вторым входами; входами поразрядной суммы и переноса вычислительного элемента, выход первого триггера соединен с1166 10 15 пятого типа, вычислительные элементы, распопоженные в (д +2)- Х строках (дь+2)- Х столбцов (где д=1,2, 1 ,п), а также в (д +2)-к строках (д +3)-х столбцов, являются вычис лительными элементами шестого типа, вычислительные элементы, расположенные во. второй строке 1. - х столбцов7(где 1 =5,62 п; 1/п,п), являются вычислительнымй элементами седьмого типа, вычислительные элементы, расположенные в (д+1) - М , строках д - Х столбцов (где д =2,3,,и), а также в Ц +2)- Х строках- Х столбцов (где 1 =1,2п), являются вычислительйыми элементами восьмого типа, причем знаковый ,разряд первой входной шины соединен с вторым входом вычислительного элемента второго типа первой строки и 20 первого столбца, первый значащий разряд первой входной шины соединен с,. .первым входом вычислительного элемента третьего типа, д-й значащий раз. ряд первой входной шины (д=2,3 .25 и) соединен с первым входом вычислительного элемента второго типа первой строки (2 д)-го столбца, а также с вторым входом вычислительного элемента второго типа первой строки 30(2 д+1)-го столбца, знаковый разряд второй входной шины соединен с первым входом вычислительного элемента второго типа первой строки первого столбца, с вторым входом вычислительного элемента третьего типа, 3-й значащий. разряд (3=1,2п) второй входной шины соединен с первым входом вычислительного элемента , второго типа первой строки (23+1)-го 40 столбца, а также с вторым входом вы-числительного элемента второго типа первой строки (23+2)-го столбца, и-й значащий разряд второй входной шины соединен с первым входом вычислительного элемента второго типа первой строки (2 п+1)-го столбца, первый и второй выходы, выход суммы и выход переноса вычислительного элемента 0-й строки 1 -го столбца (где р=1,2 ,2 п+1; 1 с=1,22 п+1) соединены соответственно с первым входом вычислительного элемента (р+1)-й строки(Е)-го столбца, с вторым входом вычислительного элемента (р+1)-й строки (к+1)-го столбца с входом суммывычислительного элемента (р+1)-йстроки 1 -го столбца и с входом пере 1 О 1 8носа вычислительного элемента (р+1)-йстроки Ь)-го столбца, третий выходвычислительного элемента первой строки второго столбца соединен с входом переноса вычислительного элементавторой строки первого столбца, третьи выходы остальных вычислительных элементов -х строк-х столбцов соединены с третьими входами вычислительных элементов (р+ 1) - Х строк (Ь)-Х столбцов, выходы первого и второго триггеров соединены соответственно с первым и вторым входами полусумматора, выход суммы полусумматора соеди" нен с входом переноса вычислительного элемента второй строки п-го столбца, выход переноса полусумматора соеди-. нен с входом переноса вычислительного элемента второй строки (и)-го столбца, выход суммы вычислительногоэлемента г-й строки (2 п+2-г)-го столбца (где к=1,22 п) соединен с информационным входом г-го триггера первой группы триггеров, выход суммывычислительного элемента (2 п+1)-й строки первого столбца соединен с информационным входом первого сдвигаю- щего регистра, Б -й выход первого сдвигающего регистра (з=1,21+ +1 оя И) соединен с первым входом(з+2 п)-го одноразрядного сумматора группы, выходы триггеров второй группы соединены с первыми входами соответствующих элементов И группы, выходы второго сдвигающего регистра соединены с вторыми входами соответствующих элементов И группы, выходы элементов И группы соединены с третьими входами соответствующих одноразрядных сумматоров группы, тактовый вход устройства соединен с тактовыми входами первого и второго сдвигающих регистров и с управляющими входами всех вычислительных элементов матпицы, вход установки устройства соединен с входами установки в "О" первого и второго триггеров, вход выдачи результата устройства соединен с информационным входом второго сдвигающего регистра, выходы триггеров второй группы являются выходом результата устройства, кроме того, вычислительный элемент второго типа содержит первый, второй триггеры и элемент И, причем тактовые входы первого и второго триггеров объединены и являются управляющим входом вычислительного элемента второго типа, информационные1166101 9входы первого и второго триггеров являются соответственно первым и вторым входами вычислительного элемента второго типа, выходы первого и второго триггеров соединены соответственно с первым и вторым входами элемента И и являются соответственно .первым и вторым выходами вычислительного элемента второго типа, выход элемента И является выходом суммы 10 вычислительного элемента второго типа, кроме того, вычислительный элемент третьего типа содержит первый и второй триггеры, первый и второй элементы И, причем тактовые входы 15 первого и второго триггеров объединены и являются управляющим входом вычислительного элемента третьего типа, .информационные входы первого и второго триггеров являются соот ветственно первым и вторым входами вычислительного элемента третьего типа, инверсный выход первого триггера соединен с первым входом первого элемента И, прямой выхоц перво го триггера соединен с первым входом второго элемента И, прямой выход второго триггера соединен с вторыми . входами первого и второго элементов И и является вторым выходом вычислительного элемента третьего типа, выход первого элемента И является третьим выходом вычислительного элемента третьего типа, выход второго элемента И является выходом суммы вычислительного элемента третьего типа, кроме того, вычислительный элемент четвертого типа содержит триггер суммы, триггер переноса и полусумматор, причем тактовые входы триггера суммыи триггера переноса объединены и являются управляющим входом вычислигельного элемента четвертого типа,.информационный .вход триггера суммыявляется входом суммы вычислительного элемента четвертого типа, информационный вход триггера переносаявляется входом переноса вычислительного элемента четвертого типа,вшход триггера суммы соединен с первым входом полусумматора, выход триггера переноса соединен с вторым входом полусумматора, выход суммы полу- .сумматора является выходом суммы вы-числительного элемента четвертого ти-,55 па, выход переноса является выходом переноса вычислительного элемента четвертого типа, кроме того, вычислительный элемент пятого типа содержитпервый и второй триггеры, триггерсуммы, первый и второй элементы И иполусумматор, причем тактовые входыпервого и второго триггеров, а также триггера суммы объединены и являются управляющим входом вычислительного элемента пятого типа, информационные входы первого и второго .триггеров и триггера суммы являются соответственно первым,и вторым входами ивходом сумм вычислительного элементапятого .типа, инверсный выход первоготриггера соединен с первым входомпервого элемента И, прямой выход второго триггера соединен с вторым входом первого элемента И, с первым входом второго элемента И и являетсявторым выходом вычислительного элемента пятого типа, выход первого элемента И является третьим выходом вычислительного элемента пятого типа,прямой выход первого триггера соединен с вторым входом второго элемента И, выход второго элемента И соединен с первым входом полусумматора,прямой выход триггера суммы соединенс вторым входом полусумматора, вьгход суммы полусумматора является выходом суммы вычислительного элементапятого типа, выход переноса полусумматора является выходом переноса вычислительного элемента пятого типа,кроме того,вычислительный элементшестого типа содержит первый и второй триггеры, триггер суммы, триггерпереноса, первый и второй элементы Ии одноразрядный сумматор, причем тактовые входы первого и второго триггеров, триггера суммы и триггера переноса объединены и являются управляющим входом вычислительного элементашестого типа, информационные входыпервого и второго триггеров, триггера суммы и триггера переноса соединены соответственно с первыми вторымвходами, входом суммы и входом переноса вычислительного элемента шестого типа, инверсный выход первого триггера соединен с первым. входом первого элемента И, прямой выход второго триггера соединен с вторым входомпервого элемента И, с первым входомвторого элемента И и является вторым выходом вычислительного элемента шестого типа, выход первого элемента И является третьим выходом вычислительного элемента шестого типа11 1166 прямой выход первого триггера соединен с вторым входом второго элемента И, выход второго элемента И сое,динен с первым входом одноразрядного сумматора, выходы триггера суммы и триггера переноса соединены соответственно с вторым и третьим входами одноразрядного сумматора и являются соответственно выходами суммы и переноса вычислительного элемента шестого типа, кроме того, вычислительный элемент седьмого типа содержит первый и второй триггеры, триггер суммы, первый элемент И и полусумматор, причем тактовые входы первого и второго триггеров, триггера суммы объединены и являются управляющим входом вычислительного элемента седьмого типа, информационные входы первого и второго триггеров и триггера суммы являются соответственно первым и вторым входами и входом суммы вычислительного элемента седьмого типа, выходы первого и второго ,триггеров соединены соответственно с первым и вторым входами первого элемента И и являются соответственнопервым и вторым выходами вычислительного. элемента седьмого типа, выход элемента И соединен с первым входом30 полусумматора, выход триггера,.суммы соединен с вторым входом полусумматора, выходы суммы и переноса полусумматора являются соответственно выходами суммы и переноса вычислительно- З35 го элемента седьмого типа, кроме того, вычислительный элемент, восьмого типа содержит триггер суммы, триггер переноса, первый триггер и одноразрядный сумматор, причем тактовые входы триггера суммы, триггера переноса и первого триггера объединены и являются управляющим входом вычислительного элемента восьмого типа, информационные входы триггера суммы, трир гера переноса и первого триггера являются соответственно входами суммы, . переноса и третьим входом вычислительного элемента восьмого типа, выходы триггера суммы, триггера пере носа и первого триггера соединены соответственно с первым, вторым и третьим входами одноразрядного сумматора, выходы суммы и переноса одноразрядного сумматора являются выходами соответственно суммы и переноса вычислительного элемента восьмого типа.1211 а фиг. 1 представлена структурная схема устройства для вычисления сумм произведенийф на фиг.2 - схема вычислительного элемента первого типа на фиг,3 - то же, второго типа на фиг.4 - то же, третьего типа на фиг.5 - то же, четвертого типа; на фиг.6 - то же, пятого типа на фиг.7- то же, шестого типа; на фиг.8 - то же, седьмого типа; на фиг.9 - то же, восьмого типа.Устройство для вычисления сумм произведений содержит (фиг. 1) вход 1 установки 3, который соединен с входами установки в "0" триггеров 2 и 3, выходы знаковых разрядов первой и второй входных шин 4 и 5 соединены с информационными входами триггеров 2 и 3, выходы триггеров 2 и 3 соединены с входами полусумматора 6. Матрицувычислительных элементов, содержащую 2 п+1 строк, первая строка которой имеет 2 п+1; вычислительных элементов, а каждая последующая - на один вычислительный элемент меньше; вычислительные элементы 8-15 матрицы, первую группу 16 триггеров, первый сдвигающий регистр 17, группу 18 одноразрядных сумматоров, вторую группу 19 триггеров, выходы 20 второй группы триггеров, выход 21 результата устройства, группу 22 элементов И, второй сдвигающий регистр 23, третью группу 24 триггеров, выход знака 25 матрицы 7 вычислительных элементов, тактовый вход 26 устройства, вход 27 выдачи результата устройства. 101 В вычислительном элементе первого типа 8 (фиг.2) информационные входы первого, второго триггеров 28 и 29, триггеры суммы 30 и переноса 31 являются соответственно первым, вторым входами 32 и 33, входом суммы 34, и переноса 35 вычислительного элемента 8. Тактовые входы триггеров 28-31 объединены и являются управляющими входами 36 вычислительного эле-мента 8. Выхрд триггера 28 является первым выходом 37 вычислительного элемента и соединен с первым входом элемента И 38, выход триггера 29 является вторым выходом 39 вычислительного элемента 8 и соединен с вторым входом элемента И 38, выход триггеров 30 и 31, а также элемента И 38 соединены соответственно с первым, вторым и третьим входами одноразрядного сумматора 40. Выходы