Сингх

Номер патента: 1545218

Опубликовано: 23.02.1990

Авторы: Бахендузи, Жуков, Нагорный, Сингх

МПК: G06F 7/552

Метки: величины, извлечения, квадратного, корня, обратной

...над первым операндом, а во втором блоке 1 выполняется вторая итерация над первым операндом, В третьем такте производится запись результатов вычислений из первого и второго блоков 2 коррекции во второй и треий блок 1 соответственно и одновременно в регистры 12 и 13 первого блока 1 вычисления итерации поступают коды третьего операнда, В первом блоке выполняется первая итерация над треть 1545218 610 15 20 25 30 35 40 им операндам, ва втором - вторая итерация над вторым операндом, в третьем - третья итерация над первым операндом. В дальнейшем результаты из предыдущих блоков поступают в последующие блоки, а в первый блок поступают два операнда и т.д .Рассматривают работу блока 2 коррекции.Значения х. и у 1 на выходах сум 111маторав...

Номер патента: 1527629

Опубликовано: 07.12.1989

Авторы: Жига, Жуков, Нагорный, Сингх

МПК: G06F 7/49

Метки: вычисления, произведений, сумм

...коды чисел из35регистров 1 и 2, а на вторые входысумматоров-вычитателей через сдвигатели 14 и 13 - коды чисел с выходоврегистров 1 и 2, сдвинутые на одинразряд вправо,Настройка сумматоров-вычитателей11, 12 на проведение операций суммирования или вычитания осуществляется сигналами с выхода блока 6 постоянной памяти, Значение управляющего сигнала определяется кодом значения угла поворота, поступающим наадресные вх цы блока 6 по шине 10,Остальные блоки вычисЛения итерацийфункционируют аналогично, В каждомблоке вычи.леиия итераций 3 осущест -вляется в ссотвесствии с приведеннымалгори тмсм одна и гера ция поворотвектора, Данные с выходов сумматоров 55вычитателей 11 и 12 поступают на вьходы блока 3 и на входы первоо блока 4 коррекции,...

Номер патента: 1476462

Опубликовано: 30.04.1989

Авторы: Андреев, Жига, Жуков, Нагорный, Сингх

МПК: G06F 7/548

Метки: вычисления, конвейерное, косинуса, синуса, функций

...и второй коммутаторы 20 и 21 1.-го узла коррекции осуществляют сдвиг информации на 1. разрядов вправо, Результаты поступают на первые входы первого и второго коммутаторов 23 и 24 1-го узла коррекции, На вторые входы этих коммутаторов поступает сигнал логического нуля, Управление работой коммутаторов 23 и 24 осуществляется схемой 22 сравнения в зависимости от соотношения координат,1Результаты с выходов первого и второго регистров 16 и 17 -го узла коррекции и с выходов первого и второго коммутаторов 23 и 24 поступают на входы первого и второго вычитателей 18 и 19 этого узла, На выходе этих вычитателей получаются скорректированные значения координат, которые поступают на информационные входы следующего (+1)-го итерационногоузла,...

Номер патента: 1432512

Опубликовано: 23.10.1988

Авторы: Жуков, Нагорный, Сингх

МПК: G06F 7/544

Метки: вычислительное, конвейерное

...вторая итерация над вторым операндом, в третьем - третья итерация над первым операндом.В дальнейшем результаты предыдущих блоков поступают в последующие блоки,в первый блок поступает новый опеанд и т.д. вход 13 блока 12 ко итерации на выход одается сигнал "1", Е+1, при подаче 12 кода второй итеблока 13 появляется ветствующий Е= "1. а выходе дешифратора нутая во времени неовательность значеО Значения восьми старших р выхода сумматора-вычитателя ются входами шифратора 26, в мости от значения которых на шифратора 26 в соответствии формируется код разряда част сом 2 в квазиканонической си счисления 1,0, 1, который з тупает на входы триггеров 2 на управляющие входы сумматЗО читателей 23 и 25. Затем содержимое с выходов суммара-вычитателя 22...

Номер патента: 1399732

Опубликовано: 30.05.1988

Авторы: Жуков, Карцев, Нагорный, Сингх

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...21 в этот момент ничего не поступает), С выходов сумматора 21 и регистра 26 значения х и х поступают на входь 1 блоков 24 и 25. Одновременно на другие входы этих блоков поступает управляющий сигнал У 4 от элемента 5 задержки, который позволяет прохождение значения Е(х), равного старшей цифровой единице прямого кода значения х, на вход сумматора 20 (сумматор 20 предварительно обнуляется). Сигнал У 4 разрешает прохождение величины Б(6 х) с выхода блока 25 на вход блока 30, на другие входы которого поступает значение х с выхода сумматора 21. Одновременно на вход блока 30 поступает управляющий сигнал У 5, разрешающий прохождение величины х, сдвинутой влево на 2 Е(Ьх) разрядов, на вход сумматора 19, на выходах которого формируется...