Устройство для цифровой фильтрации на основе дискретного преобразования фурье

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКРЕСПУБЛИК16407 6 Р 353, 15 (332 ОП ИСАНИЕ ИЗОБРЕТЕОРСНОМУ СВИДЕТЕЛЬСТВУ стра 3 хрониз 18, се 21 и д второй ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(5 б) Высоцкий Ф.Б. и др. Цифровые фильтры и устройства обработки сиги лов на интегральных микросхемах. И. Радио и связь, 1984, с,22.Авторское свидетельство СССР В 840922, кл. С 06 Е 15/332, 1980, (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ФИ 11 ЬТРА ЦИИ НА ОСНОВЕ ДИСКРЕТНОГО ПРКОБРАЗОВАНИЯ ФУРЬЕ(57) Изобретение относится к вычисли тельной технике, в частности к цифро вой фильтрации, основанной на исполь зовании быстрого преобразования Фурь Целью изобретения является повышение точности фильтрации во всем диапазоне анализируемых частот. Цель достигается тем, что в устройство для цифровой фильтрации на основе дискретного преобразования Фурье, содержащее генератор 1 гармонического (тестового) сигнала, коммутатор 2, два канала, каядый из которых состоит из последовательно соединенных смесителя 3 и АЦП 4, коммутатор 5, умножитель 6 комплексных чисел, первый блок 7 памяти, блок БПФ 12, четыре умнояителя 13 - 1 Ь, пять сумматоров 23 - 27, четыре ключа 28-31, четыре реги 2-35, детектор ЗЬ, блок 44 синации, введены пятый 17, шестойдьмой 19, восьмой 20, девятыйесятый 22 умножители, первый 3738, третий 39 и четвертый 4016407 О делители, второй 8, третий 9, четвертый О и пятый 1 блоки памяти, счетчик 41 адресов, цифроаналоговый преобразователь 42 и блок 43 микропрограм 5 много управления, Сущность изобретения заключается в том,что увеличивается точность фильтрации во всем диапазоне анализируемыхчастот засчет умножения последовательности спектральных отсчетов обрабатываемого сигнала на Изобретение относится к вычислительной технике, в частности к цифровой фильтрации, основанной на использовании быстрого преобразования Фурье (БПФ), и может быть использовано при .цифровой обработке сигналов большой длительности в аппаратуре связи, телеметрии и других областях техники.25Цель изобретения - повышение точности фильтрации во всем диапазоне анализируемых частот.Сущность устройства заключается в том что увеличивается точность фильФ30 трации во всем диапазоне анализируемых частот за счет умножения последовательности спектральных отсчетов обрабатываемого сигнала на последовательность корректирующих множителей, которая формируется при вычислении корректирующих множителей из спектральных отсчетов изменяющегося во всем диапазоне анализируемых частот гармонического сигнала, формируемого40 генератором герметического (тест свого)сигнала при подключении его к входу устройства.На фиг.1 приведена структурная схема, устройства для цифровой фильтра 45 ции на основе дискретного преобразования Фурье; на фиг.2 - функциональная схема блока микропрограммного управления; на фиг.3 - временная диаграмма синхронйзирующих импульсов, формируемых блоком синхронизации.50Устройство для цифровой фильтрации на основе дискретного преобразования Фурье (фиг.1) содержит генератор 1 гармонического сигнала, коммутатор 2, два канала, каждый из кото 55 рых состоит из последовательно соединенных смесителя 3 и аналого-цифрового преобразователя 4 (АЦП), коммупоследовательность корректирующихмножителей, которая формируется привычислении корректирующих множителей из спектральных отсчетов изменяющегося во всем диапазоне анализируемых частот гармонического сигнала,формируемого генератором гармонического (тестового) сигнала при подключении его к входу устройства. 1 табл,3 ил татор 5, умножитель 6 комплексных чисел, блоки 7 - 1 памяти, блок 12 быстрого преобразования Фурье (Б 11 Ф), умножители 13-22, сумматоры 23-27, ключи 28-31, регистры 32-35, детектор 36, делители 37-40, счетчик 41 адресов, цифроаналоговый преобразователь 42 (ЦАП), блок 43 микропрограммного управления, блок 44 синхронизации, информационный вход 45, информационный выход 46, выход 47 блока 43, вход 48 команд и вход 49 запуска.Блок микропрограммного управления (фиг,2) содержит последовательно соединенные узел 50 ввода команд, узел 5 формирования адреса, постоянную память 52 микрокоманд и регистр 53.. Устройство работает следующим образом.Сущность работы устройства для цифровой фильтрации на основе дискрет" ного преобразования Фурье заключается в том, что искажения в спектре сигналов, вызванные имеющимися разбалансами по амплитуде и фазе между квадратурными каналами, подвергаются каррекции. Причем исполнительные элементы схемы коррекции входят в ту ее часть, которая содержит блоки 8".11 памяти, умножители 13-16, сумматоры 23-24 и счетчик 41 адресов. В качестве датчика разбалансов попутно с основным назначением используется блок БПФ 12, спектральные составляющие на выходе которого служат тем исходным материалом, из которого нреобразователь схемы коррекции, содержащий клю чи 28-31, регистры 28-35умиожители 17-22, сумматоры 25-27 и делители 37- 40, формирует корректирующие множители, которые записываются в блоки 8-11 памяти и используются для кор 164075рекции искажений в спектре сигналов с помощью исполнительных элементов схемы коррекции.При поступлении на вход 49 устройства сигнала Пуск осуществляется запуск блока 44 синхронизации, который при поступлении команд.на вход 48 устройства формирует на выходах сигналы (фиг,4). При поступлении на вход 48 устройства команды Началь 110 ная установка" (см.таблицу) на выходе узла ввода команд 50 формируется сигнал обнуления, который подается на узел 51 формирования адреса и пере 5 водит его выход в нулевое состояние. Таким образом на входе постоянной памяти 52 будет сформирован нулевой адрес.Нулевому адресу, как следует из 20 таблицы, записанному в постоянную память 52, соответствует сигнал, который переписывается в регистр 53 и выводится на выход 47. По этому сигналу осуществляется установка в ис ходное состояние блока БПФ 12 и счетчика 41 адресов. При этом на втором выходе регистра 53 сформирован сигнал, который подается на вход узла 51 формирования адреса и подготавливает его для приема команды от узла 50 ввода команд.Периодически основной режим работы устройства для цифровой фильтра - ции на основе ДПФ прерывается и на вход 48 устройства подается команда "Тест" (см.таблицу), При поступлении этой команды на вход 48 осуществляется ее трансляция через узел 50 ввода команд и узел 51 формирования адреса на вход постоянной памяти 52. В соответствии с таблицей микрокоманд, записанных в постоянную память 52, на ее выходе будут сформированы сигналы, которые переписываются в регистр 53 и выводятся на выход 47. По сигналам, передаваемым по выходу 47 осуществляется отключение с помощью коммутатора 2 входов смесителей 3 от входа 45 устройства и подключение к выходу генератора 1 гармонического (тестового) сигнала, а также управление коммутатором 5 и блоками 7-11 памяти, перевод блока БПФ 12 на осуществление вычислений по алгоритму БПФ, управление ключами 28-31, запись начального адреса и наращивание адресов в счетчике 41 адресов. Итак, генератор 1 гармонического тестового 10 сигнала осуществляет генерацию гармонического сигнала известной частоты 63+ ЬЯ и амплитуды, Причем величина ЬЯ зависит от уровня напряжения, формируемого преобразователем 42 на управляющем входе генератора 1. При этом величина управляющего напряжения линейно изменяется в зависимости от значения двоичного кода, формируемого на информационном выходе счетчика 41 адресов. Изменение двоичного кода на информационном выходе счетчика 41 адресов соответствует изменению частоты гармонического сигнала генератора 1, После преобразования в смесителях 3 и преобразователях 4 тестовые сигналы, дискретизированные по времени, квантованные по уровню и представленные в двоичном коде, подвергаются дальнейшей обработке.Функциональное назначение коммутатора 5, умножители комплексных чисел 6 и блока 7 памяти состоит в реализации режима умножения комплексной последовательности отсчетов входного сигнала на комплексную последовательность отсчетов весовой функции. Такой режим используется для уменьшения уровня боковых лепестков в спектре входного сигнала. Однако при единичных коэффициентах, поступающих с выхода первого блока 7 памяти, коммутатор 5, умножитель 6 комплексных чисел 6 и блок БПФ 12 реализует прямое БПФ комплексной последовательности отсчетов входного сигнала без уменьшения уровня боковых лепестков в вычислительном спектре. Действительная и мнимая части спектра тестового сигнала поступают соответственно на ключи 28-29 и 30-31, причем ключи 28 и 30 пропускают на запись в регистры 32 и 34 спектральные отсчеты на частоте д Ц , а ключи 29 и 31 пропускают на запись в регистры 33 и 35 отсчеты на зеркальной частоте - ЬЯ , Из содержимого регистра 32-35 формируются соответственно корректирующие множители А,В С,Э, которые записывают я соответственно в блоки 8-11 памяти в ячейки с адресами, которые вырабатываются счетчиком 41 адресов. Причем корректирующие множители А,В,С,В являются результатом следующих вычислений;1 сп+1 п К 1+Р шп+тР А --- ;В= --- ; С1 сп+3 лп ф Кп+1 ш 1 сп+1 шфгде 1 с = Ке Е (-йц);1= Ке Е (Дц); 1 щ Ет,с (-И);и= 1 щ Ет(ДЯ) 5соответственно действительныеи мнимые части спектральных отсчетов,соответствующие зеркальной частоте -ДЯ и частоте ЬЯ сигнала генера -тора 1,Таким образом, в ячейках блоков8"11 памяти записаны корректирующиемножители, соответствующие одной частоте из всего диапазона анализируемых 15частот. Для определения корректирующих множителей для остальных дискретных значений частот из анализируе- .мого диапазона, необходимо провестимногократные вычисления спектральных 20составляющих тестового сигнала в соответствии с описанным режимом работы устройства, с тем отличием, чтовновь вычисленные корректирующие множители будут записаны в ячейки бло, ков 8-11 с адресами, которые вырабатываются счетчиком 41 адресов. Приэтом синхронно с изменением адресаячеек блоков 8-11 памяти изменяетсявеличина управляющего напряжения,формируемого преобразователем 42 для изменения частоты гармонического сигнала, вырабатываемого генератором 1,Последний сигнал, который формируется на выходе 47 под действием команды "Тест" переводит узел 51 формирования адреса в состояние готовностидля приема новой команды с входа 48.В основном режиме работы устройства на вход 48 подается команда "Кор Орекция" (см.таблицу). При поступленииэтой команды на вход 48 осуществляется ее трансляция через узел ввода команд 50 и узел 51 формирования адреса на вход 52 постоянной памяти. В со ответствии с таблицей микрокоманд,записанных в постоянную память 52, наее выходе сформированы сигналы, которые переписываются в регистр 53 и выводятся на выход 47, По сигналам, передаваемым по выходу 47, осуществляется отключение с помощью коммутатора 2выхода генератора 1 от входов смесителей 3 и подключение к ним входа 45устройства, а также управление комму 55татором 5 и блоками 7-11 памяти, перевод блока БПФ 12 на осуществление вычислений по алгоритму БПФ, запись начального .адреса и наращивание адресов в счетчике 41 адресов. Входные сигналы, прошедшие обработку в смесителях 3 и преобразователях 4, подвергаются обработке в коммутаторе 5 и умножителе б комплексных чисел и подаются на блок БПФ 12 для вычисления их спектров. Амплитудные значения спектральных отсчетов входных сигналов подаются на исполнительные элементы схемы коррекции. Одновременно с ними на исполнительные элементы схемы коррекции из ячеек блоков 8-11 памяти с адресами, формируемыми счетчиком 41 адресов, считываются корректирующие множители А,В,С,Р. После преобразования в исполнительных элементах схемы коррекции на выходах сумматоров 23 и 24 спектральные составляющие входного сигнала имеют видКе Е Ог(п)=А(п) Ке Е(п)+В(п) 1 ш Е(п);1 ш Еор (п)=С(п) Ке Е(п)/0(п) 1 ш Е(п), где Ке Е о (п) и 1 щ Е ко(п) - соответственно действительная и мнимая части дискретных отсчетов скорректированного спектра входного сигнала;Ке Е(п) и 1 ш Е(п) - соответственно действительная и мнимаячасти дискретных отсчетовискаженного спектра входного сигнала;и - номер дискретного отсчета спектра.Скорректированные комплексные отсчеты спектра сигнала поступают на входы детектора 36, осуществляющего вычисление модуля комплексных отсчетов спектра и выдаются на выход 46 устройства дпя дальнейшей обработки.Результатом коррекции является отсутствие искажений в спектре входных сигналов, соответствующих амплитудно-фазовому разбалансам между квадратурными каналами, Причем точность проведенной коррекции и, таким образом, фильтрации входных сигналов является одинаковой во всем диапазоне анализируемых частот и не зависит от частоты входных сигналов, так как при осуществлении коррекции каждому дискретному отсчету спектра входного сигнала соответствует корректирующий множитель, вычисленный из дискретных отсчетов спектра тестового сигнала при изменении его частоты во всем диапазоне анализируемых частот, 11 оследний сигнал, который формируется на выходе 47 под действием команды "Кор 1 б 407 О 10рекция", переводит узел 51 формирования адреса в состояние готовности для приема новой команды с входа 48.Использование изобретения позволяет увеличить точность цифровой фильтрации во всем диапазоне анализируемых частот путем использования при коррекции дискретных спектральных отсчетов входного сигнала набора дискретных корректирующих множителей, каждый из которых ставится в соответствие дискретному отсчету спектра,Формула изобретенияУстройство для цифровой фильтрации на основе дискретного преобразова - ния Фурье, .содержащее генератор гармонического сигнала, два коммутатора, блок синхронизации, два смесителя, два аналого-цифровых преобразователя, умножитель комплексных чисел, блок памяти, блок быстрого преобразования Фурье, четыре умножителя, пять сум маторов, четыре ключа, четыре регистра и детектор, причем выход генератора гармонического сигнала подключен к первому информационному входу первого коммутатора, второй инАорма- З 0 ционный вход которого является информационным входом устройства, первые входы смесителей подключены к выходу первого коммутатора, выходы второго коммутатора соединены с входами операндов умножителя комплексных чисел, входы задания коэфАициентов которого подключены к выходам первого блока памяти, выходы умножителя комплексных чисел соединены с инАормацион - ными входами блока быстрого преобразования Фурье, выходы первого и второго смесителей соединены с информационными входами соответственно первого и второго аналого-циФровых пре 45 образователей, выходы первого и второго умножителей подключены соответ-, ственно к первым входам первого и второго сумматоров, выходы третьего и четвертого умножителей подключены50 соответственно к вторым входам первого и второго сумматоров, первый выход блока быстрого преобразования Фурье подключен к информационным входам первого и второго ключей, второй выход блока быстрого преобразования55 Фурье подключен к информационным входам третьего и четвертого ключей, выходы с первого по четвертый ключей соединены соответственно с информационными входами с первого по четвертый регистров, выходы первого и второго регистров соединены соответственно с первым и вторым входами третьего сумматора, а выходы третьего и четвертого регистров соединены соответственно с первым и вторым входами четвертого. сумматора, вторые входы смесителей подключены соответственно к первому и второму входам опорных частот устройства, выходом которого является выход детектора, о т л и ч аю щ е е с я тем, что, с целью повышения точности фильтрации во всем диапазоне анализируемых частот, в него введены с пятого по десятый умножители, первый, второй, третий, и четвертый делители, второй, третий, четвертый и пятый блоки памяти, счетчик адресов, цифроаналоговый преобразователь, блок микропрограммного управления, причем выходы первого и второго аналого в цифров преобразователей подключены соответственно к первому и второму информационным входам второго коммутатора, первый выход блока быстрого преобразования Фурье подключен к первым входам первого и второго умножителей, второй выход блока быстрого преобразования Фурье подключен к первым входам третьего и четвертого умножителей, выходы первого и второго сумматоров соединены соответственно с первым и вторым входами детектора, первые входы пятого, седьмого и восьмого умножителей подключены к выходу первого регистра, первые входы шестого, девятого и десятого умножителей подключены к выходу третьего регистра, вторые входы пятого и шестого умножителей соединены соответственно с выходами четвертого и второго регистров, выходы пятого и шестого умножителей подключены соответственно к первому и второму входам пятого сумматора, выход которого соединен с первыми входами с первого по четвертый делителей, вторые входы седьмого и девятого умножителей подключены к выходу третьего Сумматора, вторые входы восьмого и десятого умножителей подключены к выхо;,. ду четвертого сумматора, выходы седьмого, восьмого, девятого и десятого умножителей соединены соответственно с вторыми входами первого, второго, третьего и четвертого делите.1 0 100000000001О1 0000000000000 1110 0 000000000000 0 0 0 О О О О О 1 1 0 0О О 0 0 1 1 0 0 1 1 0 0 00 0 И 0 0 0 Тест 0101 1 ИИИОИИИИИИ 0 0 )ИИИИОИИИИО1И1 11)О0001000101110 0000000001 0000000011 0000000000 0000000011 0000000001 0000000011 0 О 0 0 0 0 О 0 0 О 0 0 0 ИИОИООИИИИИИ1 000000000101ИИИИИИООИОИО 000000000000010000000000000000000000000 ООООООООО) ОООООООО( 0000000001 0 0 0 О 000000001 Коррекннл 01.О 1 100000000000 11(О 000 1 000000000000 0000000000000 лей, выходы которых соединены с информационными входами соответственно второго, третьего, четвертого и пятого блоков памяти, адресные входы которых соединены с входом цифроана 5 логового преобразователя и подключены к информационному выходу счетчика адресов, выход цифроаналогового преобразователя соединен с управляющим входом генератора гармонического сигнала, выходы второго третьего, четвертого и пятого блоков памяти соединены с вторыми входами соответственно третьего, четвертого, первого и второго умножителей, управляющие входы первого коммутатора, второго коммутатора, с первого по пятый блоков памяти, блока быстрого преобразования Фурье, блока синхронизации, с первого по четвертый ключей, с первого по четвертый регистров, счетчика адресов соединены с соответствующими выходами блока микропрограммного управления, вход команды которогоявляется входом команды устройства,входы синхронизации первого и второго аналого-цифровых преобразователей подключены к первому выходублока синхронизации, входы синхронизации первого блока памяти и блокабыстрого преобразования Фурье подключены к второму выходу блока синхронизации, выходы синхронизации второго, третьего, четвертого и пятогоблоков памяти подключены к третьемувыходу блока синхронизации, а входсинхронизации блока микропрограммного управления подключен к четвертому выходу блока синхронизации, входзапуска которого является входом запуска устройства.1 б 40710 ЛУЖ г Составитель Ю.Ланцедактор С,Патрушева Техред С.Мигунова рректор Н.Ревск одписн ГКНТ СС оизводственно-издательский комбинат фПатент", г, Ужгор агарина, 101 Заказ 1017 ВНИИПИ Госу Тираж 418 ственного комитета по изо 113035, Москва, Ж, Р