Устройство для выполнения дискретного преобразования фурье

оюз советскихОЦИАЛИСТИЧЕСКИХЕСПУБЛИК 1679501 А 1 1)5 6 06 Г 15/332 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ПИСАНИЕ ИЗОБРЕТЕНИ ВТОРСКОМУ СВ Т У электронной Бажанов, А.А тех- Сатво СССР 332, 1987, тво СССР 332, 1985. Я(54) УСТРОЙСТВО ДЛЯ ВЫПОЛНЕНИЯ ДИСКРЕТНОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ (57) Изобретение относится к средствам специализированной вычислительной техники и может найти применение спектрального анализа сигналов в реальном масштабе времени, Цель изобретения - повышение быстродействия. Устройство содержит блок управления 8, блок выборки 10, коммутатор 11, источник опорного напряжения 12, блок управляемой инверсии 13, масштабирующий цифровой потенциометр,14, операционный усилитель 15, масштабирующий резистор 16, блоки выборки 17 - 20, масштабирующий резистор 21, коммутаторы 22, 23 и формирователь кодов 28. 1 ил.Изобретение относится к средствам специализированной вычислительной техники и может найти применение для спектрального анализа сигналов в реальном масштабе времени.Целью изобретения является повышение быстродействия,Устройство предназначено для определения синусной и косинусной составляющих гармоник разложения измеряемой величины в дискретный ряд Фурье в соответствии с выражениями Н2 йй йе Я =, Х соз 1=1 Май 1 в Яс =Х 1 31 п (1)йКроме того, устройство обеспечивает вычисление как синусной и косинусной составляющих гармоник разложения сигнала в ряд Фурье в соответствии с (1), так и комплексной амплитуды гармоники сигнала Ям = (2) На чертеже представлена структурная схема устройства.,Устройство для выполнения дискретного преобразования Фурье содержит генератор 1 тактовых импульсов, элемент И 2, триггер 3, элемент 4 задержки, счетчики 5 и 6, узел 7 постоянной памяти, объединенные в блок 8 управления, информационный вход 9 устройства, блок 10 выборки, коммутатор 11, источник 12 опорного напряжения, блок 13 управляемой инверсии, масштабирующий цифровой потенциометр 14, операционный усилитель 15, масштабирующий резистор 16, блоки 17 - 20 выборки, масштабирующий резистор 21, коммутаторы 22 и 23, выходы реальной 24 и мнимой 25 частей гармоник, аналоговый выход 26 устройства, выход 27 спектра, формирователь 28 кодов, состоящий из блока 29 постоянной памяти коэффициентов, коммутатора 30, регистра 31 последовательных приближений и компаратора 32.Устройство работает следующим образом.По внешнему сигналу запуска, поступающему на вход запуска, устройство переключается в исходное состояние, в котором сбрасываются (обнуляются) счетчики 5 и 6, Далее сигнал запуска с задержкой в элементе 4 переключает (взводит) триггер 3, который деблокирует элемент И 2. Тактовые импульсы генератора 1 начинают поступать на счетный вход счетчика 6. Выходы счетчика 6 подключены к адресным входам второго узла 7, выходы которого с 1-го по 15-й подключены к тактовым входам блоков 10, 17 - 20 выборки, управляющим входам коммутаторов 11, 22 и 23 и формирователя 28 5 кодов.Таким образом, по мере счета счетчикав тактовых импульсах на выходах узла 7 возникают сигналы, управляющие работой отдельных блоков в соответствии с логикой 10 работы устройства.В процессе работы устройства можновыделить два основных этапа:вычисление синусной и косинусной составляющих гармоник разложения измеря емой величины в соответствии с (1);вычисление комплексной амплитудыгармоники сигнала в соответствии с (2),На первом этапе вычислений работапроисходит следующим образом.20 Узел 7 переключает коммутатор 30 формирователя 28 кодов в положение, обеспечивающее прохождение сигналов с выходов блока 29 на выходы формирователя 28 кодов, На адресные входы блока 29 поступает 25 цифровой двоичный код с выходов счетчика5.Блок 29 хранит цифровые двоичные коды, соответствующие коэффициентамФурье (с учетом знака);30 айа =совй2 дф(3)йгде 1 - номер измеряемой гармоники;35 1 - номер текущего цикла вычислений;й - общее число выборок,При этом код, поступающий на адресные входы блока 29, за исключением младшего разряда, определяет номер цикла40 вычислений 1, а младший разряд несет информацию в виде необходимой в данныймомент функции (синус или косинус),Таким образом, на первом этапе вычислений, на выходах формирователя 28 кодов45 последовательно возникают (и+1)-разрядные цифровые двоичные коды, соответствующие (3) для 1= 1,й,Вход операционного усилителя 15 явля ется узлом суммирования трех токов 11 - свыхода масштабирующего цифрового потенциометра 14, г - с выхода операционного усилителя 15 и 1 з- с выхода (аналогового)коммутатора 22.55 При этом0 1.где 01- напряжение на выходе блока управляемой инверсии;02 - напряжение на выходе коммутатора 22;Овых - выходное напряжение операци онного усилителя 15;81, К 2, Йз - сопротивления масштабирующего потенциометра 14, первого 16 и второго 21 масштабирующих резисторов;1 - величина кода, поступающего на уп равляющие входы масштабирующего потенциометра 14.Учитывая, что входной ток современных операционных усилителей пренебрежимо мал, по первому закону Кирхгофа 1511+ 12+ 13=0.Тогда, принимая й 1= К 2 = йз, из (4) получимОвых = (01 1-+ 02) (5)Выражение (5) может служить основой для выполнения базовой операции дискрет ного преобразования Фурье. Действительно, при2 лй1. =созй01 Х 252 л02= Х соз - - г1 1 йвыполняя й раз операцию(7), получим2 й 30Овых -- Хсоз1=1йАналогично может быть вычислена и синусная составляющая.Тригонометрические функции 2 лП( 2 лй 35 соз и з 1 п могут иметь произвольный знак, а цифровой масштабирующий потенциометр 14 обеспечивает умножения аналогового напряжения 01 лишь на положительное значение двоичного кода, С 40 целью обеспечения возможности вычисления произведения в четырехквадрантном режиме, в устройство введены блок 13 управляемой инверсии, на управляющий вход которого выступает (и+1) - й (знаковый) раз ряд кода с выхода формирователя 28.В каждом цикле вычислений узел 17 выдает управляющий сигнал, обеспечивающий выборку входной измеряемой величины с входа 9 в блок 10 выборки. Далее коммутатор 11 переключается в положение, обеспечивающее прохождение сигнала с его первого входа (с выхода блока 10 выборки на информационный вход блока 13 управляемой инверсии. Одновременно 55 открывается один из блоков 17 и 18 выборки (попеременно в зависимости от номера выполняемого цикла вычислений), а коммутатор 22 переключается в положение обеспечивающее прохождение на масштабирующий резистор 21 частной суммы, накопленной в предшествующем циклевычислений (с выхода блока 18 и 17 выборки, в зависимости от номера выполняемогоцикла вычислений). При этом блоки выборки, используемые для хранения частнойсуммы в 1 - м и 1+1 - м циклах вычислений,должны быть разные,На выходах формирователя 28 кодов,как было показано выше, устанавливаетсяцифровой двоичный код, соответствующий2 лйа =созМВ этом случае на выходе операционногоусилителя 15 появляется сигнал2 лййе Я-- Х соз - + Ве Я, - 1 =й=Х соз +,. Х соз2 лй 2 л)11=1который одновременно с установлением напряжения на выходе операционного усилителя 15 фиксируется в блоке 17 или 18выборки. В первом цикле вычислений навход запрета коммутатора 22 поступает сигнал, отключающий его выход, чем обеспечивается суммирование произведения с нулемйе 5,1 =Х 1 соз +О,2 л 1 1ИПо окончании выборки сигнала йеЯц,сигналом с 16 - го выхода узла 7 счетчик 5инкрементируется, младший разряд кодаадреса устанавливается в едичицу и, следовательно, на выходах формирователя 28 кодов устанавливается двоичный код,соответствующий2 лйЬ = з 1 пйОдновременно открывается один издвух блоков 19 или 20 выборки (попеременно в зависимости от номера цикла вычислений), а коммутатор 22 переключается вположение, обеспечивающее прохождениена масштабирующий резистор 21 частнойсуммы, накопленной в предшествующемцикле вычислений (с выхода блока 20 или 19выборки в зависимости от номера выполняемого цикла вычислений), При этом блокивыборки, используемые для хранения частной суммы в 1 - м и +1 - циклах вычислений,должны быть разными.В этом случае на выходе операционногоусилителя 15 появляется сигнал2 лй1 в 1 Яц = Х З 1 п + 1 П 1 Як, -=который одновременно с установлением напряжения на выходе усилителя 15 фиксируется в соответствующем блоке выборки,По окончании выборки сигнала май,1 вблок 19 или 20 выборки сигналом с 16-говыхода узла 7 инкрементируется счетчик 5 ина его выходах устанавливается код, соответствующий следующему номеру цикла вычислений,Далее циклы вычислений повторяются,Таким образом, по окончании й цикловвычислений на выходе блока 17 выборкиформируется сигнал2 И(Ве Я = Х сов1=1а на выходе блока выборки 19 - сигналы2.тг й1 п Я = Х зЬ1=1являющиеся соответственно косинусной исинусной составляющими гармоники разложения сигнала в ряд Фурье. Эти сигналыпоступают на выходы 24 и 25 устройства имогут быть использованы внешними потребителями,На втором этапе вычислений определяется комплексная амплитуда 1 - й гармоники сигнала в соответствии с (2), На этом этапе работа устройства происходит следующим образом,Коммутатор 11 устанавливается в состояние, обеспечивающее прохождение сигнала с выхода источника 12 опорного напряжения на вход блока 13 управляемой инверсии, Выход коммутатора 22 отключается с помощью сигнала запрета. поступающего с выхода узла 7 на его управляющий вход. Коммутатор 23 устанавливается в состояние, обеспечивающее прохождение сигнала с блока 17 выборки на аналоговый вход формирователя 28 кодов, Коммутатор 30 переключается в положение. обеспечивающее прохождение на выходы формирователя сигналов с выходов регистра 31 последовательных приближений, Одновременно с выхода узла 7 поступает сигнал запуска регистра 31 последовательных приближений. Далее с выхода узла 7 на тактовый вход регистра 31 последовательных приближений поступает и (и-разрядность кода) тактовых импульсов. По окончании процесса последовательных приближений напряжения, поступающие на оба входа компаратора 32, становятся равн.ыми. На один вход компаратора поступает напряжЕ- ние с выхода блока 17 выборки, т, е. ВеЯ, а надругойвходОопйрпп где Ооп выходное напряжение источника 12 опорного напря 15 20 25 30 35 40 45 женил, йрпп - выходной код регистра последовательных приближений. Таким образомВЕЯЛ = Й рпп Йопили йе 5рпп =ОопКоммутатор 11 переключается в состояние, обеспечивающее прохождение сигнала с выхода коммутатора 23 на вход блока 13 управляемой инверсии. В этом случае на выходе операционного усилителя 15 возникает сигнал Бвых = йе зкНрпп = - - = М(йе З)Не 39Оопгде М - масштабный коэффициент, равный 1/О оп.Выходное напряжение операционного усилителя 15 фиксируется в блоке 18 выборки,Коммутатор 11 устанавливается в состояние, обеспечивающее прохождение сигнала с выхода источника 12 опорного напряжения на вход блока 13 управляемой инверсии. Коммутатор 23 переключается в состояние, обеспечивающее прохождение сигналов с выхода блока 19 выборки на аналоговый вход формирователя 28 кодов, Узел 7 выдает сигналы, обеспечивающие выполнение операции последовательного приближения. Тогда, аналогично рассмотренному случаю, на выходе регистра последовательных приближений форми 1 в Я руется двоичный код Крпп - ООопКоммутатор 11 переключается в положение, обеспечивающее прохождение сигнала с выхода коммутатора 23 на вход блока 13 управляемой инверсии, коммутатор 22 переключается в активное состояние и обеспечивает прохождение сигнала с выхода блока 18 выборки на масштабирующий резистор 21. В этом случае на выходе операционного усилителя 15 формируется сигналОвы = а Зй йрпе+ М (йе 5/ =М(йе Я/+ М(1 Вк/. который фиксируется в блоке 20 выборки.Коммутатор 11 переключается в положение, обеспечивающее прохождение сигнала с выхода источника опорного напряжения на информационный вход блока 13 управляемой инверсии. Коммутатор 22 блокируется сигналом запрета, поступающим на его управляющий вход, Коммутатор 23 переключается в состояние, обеспечивающее прохождение сигнала с выхода блока 20 выборки на аналоговый вход формирователя 28 кодов, На вход запуска регистра 31 последовательных приближений поступает импульс запуска, а затем первый тактовыйимпульс - на тактовый вход регистра, Одновременно с приходом тактового импульса открывается блок 18 выборки, обеспечивающий фиксацию произведения Ооп на первый разряд формируемого кода, По окончании процесса выборки коммутатор 11 переключается в положение, обеспечивающее прохождение сигнала с выхода блока 18 выборки, Следовательно, на выходе операционного усилителя 15 формируется сиг- нал 2 опп,рОвых = опМрпп,где 1 - номер такта приближения.По окончании процесса установления напряжения на выходе усилителя 15 на тактовый вход регистра 31 последовательного приближения поступает следующий тактовый импульс и происходит фиксация в регистре состояния компаратора 32. Далее коммутатор 11 переключается в положение, обеспечивающее прохождение сигнала с выхода источника опорного напряжения, открывается блок 18 выборки и процесс последовательного приближения повторяется для всех и разрядов формируемого кода.По окончании процесса формирования кода получим пп =М Таким образом, теля 28 кодов появл ный код, равный ко М - й гармоники иссле код поступает на ци ройства.Коммутатор 11 и ние, обеспечивающе с выхода источника В этом случае на в усилителя 15 формир а выходах формироваяется цифровой двоичмплексной амплитуде дуемого сигнала. Этот фровые выходы 27 устереключается в состоя е прохождение сигнала опорного напряжения ыходе операционного уется сигнал ых = ОопЙрпп = Одновременно открывается блок 20 выборки, обеспечивающий фиксацию выходного напряжения. Сформированный аналоговый сигнал поступает на аналоговый выход 26 устройства.Далее на выходе узла 7 появляется сигнал, инкрементирующий счетчик 5, Счетчик 5 переполняется, на его выходе переноса возникает сигнал, обеспечивающий установку в ноль сброс) триггера 3. Работа устройства на этом заканчивается,Таким образом, в результате работы устройства на его цифровом 27 и аналоговом 26 выходах образуются сигналыЯ, иХ выхопОвых - (ЯЕ Я)2 + (щ Я) соответствующие величине комплексной амплитуды М - й гармоники анализируемого сигнала. Кроме того, на выходах косинусной и синусной составляющих существуют сигналы О 1= ВеЯь Ог = пЯь соответствующие косинусной и синусной составляющим М - й гармоники разложения сигнала в ряд Фурье. Формула изобретения Устройство для выполнения дискретного преобразования Фурье, содержащее блок управления, три блока выборки, блок постоянной памяти коэффициентов, операционный усилитель, первый мэсштабирующий резистор и масштабирующий цифровой потенциометр, выход которого подключен к входам первого масштабирующего резистора и операционного усилителя, выходы которых подключены к информаци онным входам первого и второго блоков выборки, тактовые входы которых подключены соответственно к первому и второму тактовым выходам блока управления, третий тактовый выход которого подключен к 35 тактовому входу третьего блока выборки, информационный вход которого является информационным входом устройства, входом запуска которого является вход запуска блока управления, адресный выход которо го подключен к адресному входу блока постоянной памяти коэффициентов, о т л и ч а. ю щ е е с я тем, что, с целью повышения быстродействия, в него введены четыре коммутатора, четвертый и пятый блоки вы борки, второй масштабирующий резистор, блок управляемой инверсии, источник опорного напряжения, компаратор и регистр последовательных приближений, выход . которого подключен к первому информационному входу первого коммутатора, второй информационный вход которого подключен к выходу блока постоянной памяти коэффициентов, первый и второй выходы первого коммутатора подключены к управляющим входам соответственно блока управляемой инверсии и масштабирующего цифрового потенциометра, выход третьего блока выборки подключен к первому информационному входу второго коммутатора, выход1679501 1Корректор Т,Малец Составитель А.БарановТехред М.Моргентал Редактор А.Шандор Заказ 3216 Тираж 386 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раущская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 которого подключен к информационному входу блока управляемой инверсии, выход которого подключен к информационному входу масштабирующего цифрового потенциометра, выход операционного усилителя 5 подключен к первому входу компаратора и к информационным входам четвертого и пятого блоков выборки, тактовые входы которых подключены соответственно к четвертому и пятому тактовым выходам бло ка управления, с первого по четвертый управляющие выходы которого подключены к управляющим входам соответственно с первого по четвертый коммутаторов, выход первого блока выборки является выходом 15 реальной части гармоники устройства и подключен к первым информационным входам третьего и четвертого коммутаторов, выход второго блока выборки - к вторым информационным входам третьего и четвертого ком мутаторов и второму информационному входу второго коммутатора, третий информационный вход которого подключен к выходу источника опорного напряжения, выход четвертого блока выборки является выходом мнимой части гармоники и подключен к третьим информационным входам третьего и четвертого коммутаторов, выход пятого блока выборки подключен к четвертым информационным входам третьего и четвертого коммутаторов и является аналоговым выходом устройства, выходом спектра которого является второй выход первого коммутатора, выход третьего коммутатора подключен к входу второго масатабирующего резистора, выход которого подключен к входу операционного усилителя, выход четвертого коммутатора подключен к четвертому информационному входу второго коммутатора и второму входу компаратора, выход которого подключен к информационному входу регистра последовательных приближений, установочный и тактовый входы которого подключены соответственно к шестому и седьмому тактовому выходам блока управления.