Устройство для реализации быстрого преобразования фурье

где А и В - операнды, хранящиеся вбаоке оперативной памяти;Ы) - экспоненциальный множитель, хранящийся в блокепостоянной памяти,Устройство для реализации быстрого преобразования Фурье работает следующим образом,исходном состоянии счетчик 5 10обнулен, Все разряды регистра сдвига6 обнулены. Информация расположена вблоке оперативной памяти 1 в двоичноинверсном порядке,. По приходу импульса на первый Х устроистна блок 15синхронизации / начинает генерироватьуправляющие сигналы для реализацииустройством алгоритма быстрого преобразования Фурье с зашемлением и прореживанием по времени, Во время перво-Кго такта : третьего выхода У блокасинхронизации / на управляющий входблока оперативной памяти 1 приходятимпульсы, по которым из блока оперэтивной памяти считывается действительная часть первого операнда Ке 1,0и заносится в первую ячейку буфернойблока памяти 8 (блок памяти 8 содержит четыре ячейки и служит для организации конве". ра) по импульсам, по- Зоступаюшим на е управляющий вход сонто 1,го щ:.хода 1 блока синхронизации/. Затем из бпока памяти 8 считывается занесенное значение Ке 1.0 и записывается через умножитель 2 по импульс:;, поступающим на его управляющий вход с первого выхода У блокасинхронизации /. Через другой входумножителя 2 записьцьается значениекосинусной состанляющей экспоненциаль40ного множителя, считываемое из блокапостоянной памяти 4. Во время второготакта из блока оперативной памяти 1по адресу, сформированному на выходекоммутатора 3, с помощью адресного 45сумматора 11 считывается значение мнимой части первого операнда 1 щ 1,.0 изаносится во вторую ячейку блока буферной памяти 8 по импульса;, поступающим с первого выхода блока синхрониза;ии / на управляющие входы умножителя 2 и первого накапливающегосумматора 10. С выхода умножителя значение произведения Ке 1.0 соИс записывается в первый накапливающийсумматор 10, Затем из блока памяти 8считывается мнимая часть первогооперанда 1 в 1.0 и заносится н умножитель 2. Через его другой вход заносится значение множителя, котороесчитывается из блока постоянной памяти 4. Адрес для считывания значения тригонометрических составляющих экспоненциальных множителей формируетсяна выходе второго накапливающего сумматора 12, Во время третьего такта из блока оперативной памяти 1 считывается значение действительной частивторого операнда Ке 2.0 и заносится в третью ячейку блока памяти 8. Это же значение считывается иэ блока памяти 8 и по импульсу на первом выходе У блока синхронизации 7 заносится н сумматор-вычитатель 9 через его первый вход. С выхода умножителя 2 значение произведения 1 щ 1. 0 зюЯ г заносится в первый накапливающий сумматор 10, с выхода которого значение (Ке 1. О соэс) г + 1 п 10 эдпСдс) через второй вход заносится в сумматор-вычитатель 9, который выполняет операцию сложения. Затем из первой ячейки блока памяти 8 считываетсязначение действительной части первогооперанда Ке 1.0 и через первый вход заносится в умножитель 2, через другой вход которого заносится значениесинусной составляющей экспоненциального множителя. Затем с выхода сумматора-вычитателя 9 значение действительной части первой преобразованнойточки Ке 1.1 записывается в блок оперативной памяти 1. Во время четвертого такта импульсом на первом выходе У блока синхронизации / обнуляется первый накапливающий сумматор 10. Иэблока оперативной памяти 1 считывается значение мнимой части второго операнда 1 щ 2.0 и заносится в четвертуюячейку блока памяти 8. Затем с выходаумножителя 2 в первый накапливающийсумматор 10 заносится произведениеКе 1.0 злЫ с, полученное в предыдущем такте. Сумматор-вычитатель выполняет операцию вычитания. Затем изблока памяти 9 считывается значениемнимой части первого операнда 1 в 1.0и заносится в умножитель 2. Черездругой вход в умножитель 2 заноситсязначение косинусной составляющейфэкспоненциального множителя из блока постоянной памяти 4. С выхода сумматора-вычитателя 9 значение действительной части второй преобразованной точки Ке 2,1 заносится в блок оперативной памяти 1. Во время пятоготакта из блока оперативной памяти 1После считывания из блока оперативнойпамяти 1 2 М значений, обработки их как описано вьше и занесения в блокоперативной памяти 1 по тем же адресам импульс с второго выхода счетчика 5 постугает на вход регистрасдвига 6. В результате в регистрвдвигается нуль. Измененный код спервого выхода (инверсный) вход второго накапливающего сумматора 12 идалее вторая итерация вьполняются аналогично первой, После завершенияи-й итерации на втором выходе регистра сдвига Формруется уровеньлогической 1, которьп поступает на второй вход Х блока синхрониэаг ции. Устройство переходит в режим ожидания до прихода следующего импульса на вход ХБлок синхронизации работает следующим образом. По приходу запускающего импульса на первый вход Хблока синхронизации 7 устанавливается триггер 13, Уровень логической "1" с выхода триггера 13 поступает на первьп вход генератора синхроимпульсов 15 и разрешает его работу. Тактовые импульсы с первого выхода генератора 15 поступают на вход счетчика 14, на первом выходе которого Формируются импульсы, которые через второй вход элемента И 1/ поступают на второй выход У блока синхронизации и являются импульсами записи в блок буферной памяти, Эт же импульсы поступают на первыи входдешифратора 16, на второй и третийвходы которого поступают значения двух следующих разрядов счетчика 16.На первом и втором выходе дешифратора16 Формируются коды, которые черезпятый выход 6 поступают на второйвход адресного сумматора 11, С первого выхода счетчика 14 пульсы поступают также на вход элемента 18 иуправляющий вход коммутатора 19, навторой (инверсньп) вход коммутатора19 поступают импульсы с третьеговыхода счетчика 14, на первый входкоммутатора 14 поступают импульсы свторого выхода счетчика 14, на выходе элемента 18 и коммутатора 19 формируются коды адреса для записи исчитывания блока памяти 8. Импульсыс второго вьхода счетчика 14 поступают на второй выход У блока синхронизации и являются импульсами считывания из блока памяти 8. С первого 516/24696считывается значение действительнойчасти третьего операнда Ке 3.0 и заносится в первую ячейку блока памяти8 по импульсу на втором выходеблока синхронизации /. Вместе с этимиз четвертой ячейки блока памяти 8считывается значение мнимой частивторого операнда 1 т 2,0 и по импульсу на первом выходе У блока синхронизации / заносится в сумматор-вычитатель 9 через его первый вход, Свыхода умножителя 2 значение произведения 1 ш 1.0 созИ г заносится в первый накапливающий сумматор 10, с выхода которого значение (Ке 1.0 з 1 пг,1 с++ 1 ш .0 созЯ с) заносится через второй вход в сумматор-вычитатель 9,который выполняет операцию сложения.Затем из первф ячейки блока памяти 208 считывается зачение действительной части третьего операнда Ке 3.0 ичерез первый вход заносится в умножитель 2, на другой вход которого поступает значение синусной составляющей экспоненциального множителя изблока постоянной памяти 4. Затем свыхода сумматора-вычитателя 9 значение мнимой части первой преобразованной точки 1 ш 1,1 заносится в блок 30оперативной памяти 1. Во время шестого такта импульсом на выходе У бло"гка синхронизации / обнуляется первыйнакапливающий сумматор 10, Из блокаоперативной памяти 1 считываетсязначение мнимой части третьего операнда 1 ш 3.0 и заносится во вторуюячейку блока памяти 8. Затем с выхода умножителя 2 в первый накапливающий сумматор 10 заносится значение 40Ке 3.0 зоЯс, полученное в предыдущем такте. Сумматор-вычитатель 9 выполняет вычитания над операндами,занесенными в него во время пятоготакта. Затем из второй ячейки блока 45памяти 8 считывается значение мнимойчасти третьего операнда 1 гп 3.0 изаносится в умножитель 2. Через другой вход с выхода блока постояннойпамяти 4 в умножитель 2 заноситсязначение синусной составляющей экспоненциального множителя, С выходасумматора-вычитателя 9 значение мнимой части второй преобразованной точки 1 ш 2.1 заносится в блок оперативной памяти 1. Таким образом осуществляется элементарное преобразование.В дальнейшем (до конца итерации) обработка происходит как описано выше.1 О 15 20 40 ныхода счетчика 14 импульсы поступают также на первые входы элементов20, 23 и 24, а также на вторые входыэлементов 21 и 22 На второй входэлемента 20 гос. упают такгоные импу:.:сы первого выхода генератора 15На выходе элемента 20 формируютсяимпульсы записи в умножитель 2, Снто ог выхода генератора 15 импульсы лостугсают па перный вход элемента21, дз ньи;". которого формируютсяимпульсы занесения н накапливающийсумматор 10 с третьего выхода генератора 15 им.льсы на первый нходэлемента 2 на ,ретийл вход которогопоступают импульсы с третье;о вьгсодасчетчика 1., аа выходе элемента 22формируются импульсы обнуления накапгивающего сумматога 1 О, с четвертого ных ла гене ат ра импульсы поступают на второй вход элемента 24,на выходе ко "роо формируютгя и.пульс. здч се. ня в сумматор-вычитатель 9 Выходы элементон 20-2обепинены и являются первым ныхом7 блока синхронизации, На второйнхд элемента 23 . нтотого чхсиа Х,блока синхрон изации поступает уровень,которьс рарешает прохождение импульсог занесния н блок оперативней памяти ;а третг ньа Л У блока .пи;:.рониациц, 1 а четвертый выход У,блока сш хронизации поступают с третьего выхода счетчика 14 тактовые имгульсь для счетчика 5. 11 осле завершения и-й итерации на второй вход Хблока синхронизации приходит импульсс второго выхода регистра сдвига 6.Этот импульс сбрасывает триггер 13,закрывает элемент 1/, а блок синхронизации переходит в режим ожиданиядо прихода следующего чмпульса запуска на первый вход Х,. Фс рмула изобретенияУстройство для реализации быстрого преобразования Фурье, содержащее блок памяти, коммутатор, счетчик, умножитель, блок постоянной памятил, регистр сдвига и блок синхронизации, первыйвторой, третий и четвертый выходы которого подключены соответственно к входу синхронизации умножителя, входу управления считыванием бпока постоянной памяти, входу управления записью/считыванием блока памяти и счетному входу счетчика, выход первого разряда которого подключен ктактовому входу регистра сдвига, последовательный выход которого подключен к входу останова блока синхронизации, вход запуска которого являетсявходом запуска устройства, параллельньщ выход регистра сдвига подключен куправляющему входу коммутатора, выходкоторого подключен к адресному входу блока памяти, а выход блока постоянной памя си подключен к первомуинформационно.гу нхад умножителя,о т л и ч а ю щ е е с я тем, что,с цельк повышения быст 1 одействия, ннего нведень буферный блок памяти,дна накаплинаьяух сумматора, сумматор и сумматор-нычитатель, выход которого является информационным выходом устройства и подключен к информационному входу блока гамяти, выходкоторого подключен к информационномунхс,.;у буферного блоа ;амяти, выходкоторого подключен к пс, ому информаЮонному входу сумматора-нычитателяи норому информационному входу умножителя, выход ;сторого подключен кинзормзционному н;.эду первого накап:плвающсго сумматора, выход которогоподключен к второму информационномувходу сумматора-вычитателя, управляющий вход которого соединен с входомсинхронизации первого накапливающегосумматора и подключен к первому выходу блока синхронизации, второй ипятый выходы которого подключены соот"ветственно к входу синхронизации буферного блока памяти и первому входусумматора, выход которого подключенк информационному входу коммутатора,гараллельный выход регистра сдвигаподключен к информационному входувторого накапливающего сумматора,выход которого подключен к адресномувходу блока постоянной памяти, информационный выход и выход второго разряда счетчика подключены соответственно к второму входу сумматора ивходу синхронизации второго накапливающего сумматора1672469 Составитель А.БарановТехред 1,Сердюкова Корректор М.Демчик Редактор Т.Шагова Заказ 284 1 Тирак 388 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035) Москва, Ж, Раувская наб., д. 4/5 Производственно-иэдательский комбинат "Патент", г. Уагород, ул. Гагарина, 101