Устройство для выполнения быстрого преобразования фурье

(54) УСТРОЙСТВО ГО ПРЕОБРАЗОВАНИЯ (57) Устройство п полнения быстрогофурье (БПФ), котопри цифровой обра дназначено для вьреобразованияе используетсятке сигналов, и ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯРИ ГКНТ СССР Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Особое конструкторско-технологи ческое бюро "Парсек" при Тольяттинсском политехническом институте (72) С.В.Редькин и Н.А.Игнатьева (53) 681.3(088.8)(56) Микропроцессорные средства и системы, 986, У 2, с. 23. рис.3.Авторское свидетельство СССР У 132611, кл. С 06 Р 15/332, 1985,ДЛЯ ВЫПОЛНЕНИЯ БЫСТРО- ФУРБЕ Изобретение относится к вычислительной технике и предназначено для выполнения быстрого преобразования Фурье .(БПФ), которое используется при цифровой обработке сигналов.Цель изобретения - сокращение аппаратурных затрат.На фиг.1 представлена схема устройства; на фиг.2 - временная диаграмма работы устройства.Устройство содержит дешифратор 1 адреса; блок 2 синхронизации, содержащий счетчик 3 тактов, управляемый генератор 4 и распределитель 5 синхросигналов, блок 6 сдвиговых регистров, содержащими восемь сдвиговых регистров 6.1-6.8, коммутатор 7, арифмети-,2может применяться в качестве сопроцессора универсальной микроЭВМ для повышения ее производительности при вычислении спектра сигналов и их фил трации в частотной области. Цель изобретения - сокращение объема аппа ратурных затрат. Устройство содержит арифметический блок, блок сдвиговых регистров, содержащий восемь .сдвиговых регистров, блок синхронизации и коммутатор. Устройство выполняет базовую операцию Б 11 Ф над данными, хранящимися в памяти микроЭВМ в виде таблицы элементов выборки и таблицы поворотных множителей. Выборка данных из таблиц, передача их в устройство и прием результатов вычислений выполняются под управлением микроЭВМ 1 з.п. ф-лы, 2 ил,ческий блок 8, содержащий конвейерный умножитель 9 комплексных последовательных знакоразрядных двоичных чисел 7, блок 10 задержки, конвейер- ф 4 ный вычитатель 11 комплексных после- СР довательных знакоразрядных двоичных Ж чисел и конвейерный сумматор 12 комплексных последовательных знакоразряц ных двоичных чисел.Устройство работает следующим образом.Перед выполнением БПФ сигнал с выхода счетчика 3 запрещает работу генератора 4 и устанавливает блок 6 в режим ввода-вывода данных (фиг,1,. 2).При наличии адреса А 1 на адресномвходе устройства на первом выходе дешифратора 1 вырабатывается импульс,который через первый вход распределителя 5 проходит на его соответствующий выход и поступает на тактовыйвход блока 6. При этом в регистры6.1, 6.2 вводится слово данных с информационного входа устройства, а.вкаждый следующий регистр вводится слово данных с выхода предыдущего регистра.После занесения операндов в регистры 6,1-6.6 при наличии на адресномвходе устройства адреса А 2 на второмвыходе дешифратора 1 вырабатываетсяимпульс, по которому с входа Д 1 устройства в счетчик 3 заносится код числа тактов. Сигнал с выхода счетчика3 разрешает работу генератора 4 и переводит блок 6 в режим обмена данными с арифметическим блоком 8.В момент выдачи генератором 4 первого тактового импульса сигнад с со"ответствующего выхода распределителя5 удерживает коммутатор 7 в закрытом 25состоянии. При этом в арифметическомблоке 8 фиксируется наличие уровнейлогической единицы на первом и втором входе каждого операнда, т.е. состояние "маркера, по которому опреде ляется начало очередного цикла работы,Во втором такте значение уровнясигнала на соответствующем выходе распределителя 5 изменяется, коммутатор7 открывается и подключает выходы регистров 6,1, 6.3, 6.5 к соответствующим выходам. В арифметический блок 8при этом заносятся старшие разрядыоперандов.В третьем и последующих тактах по 40сигналу с соответствующего выходараспределителя 5, коммутатор 7 подключает выходы регистров 6.2, 6.4,6,6 к соответствующим выходам, а импульс с выхода генератора 4 через вто рой вход распределителя 5 поступаетна тактовый вход блока 6, вызываясдвиг информации в регистрах 6.1-6.8.Очередные разряды операндов поступают при этом на соответствующие входы арифметического блока 8 и далее навходы умножителя 9 и блока 10 задержки.,Разряды соответствующего операнда с выхода блока 10 задержки поступают на пеРвые входы вычислителя 11и сумматора 12, на вторые входы кдторых поступают одноименные разрядыпроизведения операндов с выхода умножителя 9,Задержанные на 1 тактов одноименные разряды результатов с выходов вычитателя 11 и сумматора 12 поступают соответственно на первый и второй информационные входы блока 6 и фиксируются в регистрах 6.1-6.8. 11 осле выдачи Е+и тактовых импульсов с выхода генератора 4 на тактовый вход счетчика 3 сигнал с выхода последнего запрещает работу генератора 4 и переключает блок 6 в режим ввода-вывода данных.Вывод и-разрядных кодов результатов из регистров 6.1-6.8 выполняется путем последовательного считывания данных с выхода устройства по адресу А 1.Операции вывода результатов и занесения новых значений операндов могут быть совмещены во времени при наличии физических разделенных каналов ввода и вывода данных,Формула изобретения1. Устройство для выполнения быстрого преобразования Фурье, содержащее блок сдвиговых регистров, содержащий восемь сдвиговых регистров, коммутатор, арифметический блок и блок синхронизации, причем первый и второй выходы результата арифметического блока соединены соответственно с первым и вторым информационными входами последовательной записи блока сдвиговых регистров, с первого по третий выходы которого соединены соответственно с первого по третий информационными входами коммутатора, первый и второй выходы которого соединены соответственно с входами первого и второго операндов арифметического блока, первый управляющий вход коммутатора соединен с первым выходом блока синхронизации, о т л и ч а ю щ е е с я тем, что, с целью сокращения анпаратурных затрат, третий выход коммутатора соединен с входом третьего операнда арифметического блока, тактовый вход которого соединен с тактовым входом блока сдвиговых регистров.и вторым выходом блока синхронизации, третий и четвертый выходы которого соединены соответственно с вторым управляющим входом коммутатора и входом управления параллельной записью блока сдвиговых регистров, информационньй вход параллельной записи которо 6 ч 0709го соединен с входом задания режима 1работы блока синхронизации и подключен к входу загрузки данных устройства четвертый выход блока сдвигоЭ5 вых регистров является выходом устройства, вход запуска и вход задания режима загрузки устройства подключены соответственно к первому и второму входам задания режима блока синхронизации, причем в блоке сдвиговых регистров информационный вход параллельной записи первого сдвигового регистра является информационным входом параллельной записи блока, выход параллельной информации х-го сдви" гового регистра (х=1,7) соединен с информационным входом параллельной записи (.+1)-го сдвигового регистра, выход параллельной информации восьмо го сдвигового регистра является четвертым выходом блока, тактовые входы всех сдвиговых регистров соединены между собой и подключены к тактовому входу блока, вход управления парал лельной записью которого подключен к одноименным входам всех сдвиговых регистров, информационные входы последовательной записи с первого по четвертый сдвиговых регистров образуют 30 первый информационный вход последовательной записи блока, второй информационный. вход которого образуют информационные входы последовательной записи с пятого по восьмой сдвиговых регистров, выходы последовательной информации первого и второго сдвиговых регистров образуют третий выход блока, первый и второй выходы которого образуют выходы последовательной информации третьего, четвертого и пятого, шестого сдвиговых регистров.2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что арифметический блок содержит умножитель, сумматор, вычитатель и узел задержки, выход которого соединен с первыми входа" ми сумматора и вычитателя, вторые вхо" ды которых соединены с выходом умно- жителя, тактовый вход которого соеди-. нен с тактовыми входами сумматора и вычитателя и является тактовым входом блока, выходы сумматора и вычитателя являются соответственно первым и вторым выходами результата блока, входы коэффициентов, первого и второго операндов являются соответственно первым входом умножителя, вторым входом умножителя и входом узла задержки,1640709 фиг. быховэскМвсАЮст 2бгтркГТ Ягтрк Составитель Ю.ЛанцовРедактор С.Патрушева Техред С Мигунова Корректор Н.РевскаЯ 17 Тираж 414 Подписноеосударственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д, 4/5 ЗакаВНИИПИодственно-издательский комбинат Патент , г, Ужго агарина, 101