Устройство для выполнения преобразования фурье

(51) 4 С 06 Г 15/332 т,г с ОПИСАНИЕ ИЗОБРЕТгэс, 13Я ЦГ тг т14.тлок6, 17,б тШ СУДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ. АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Институт электроники и вычислительной техники АН ЛатвССР (72) .И,Я. Билинский, Я.Р, Виксна, И.Б. Медниекс и Р.Ф, Немировский (53) 681,32(088,8)(56) Авторское свидетельство СССР В 571762, кл. С 01 В 23/165, 1977.Авторское свидетельство СССР У 928363, кл. О 06 У 1/332, 1982. (54) УСТРОЙСТВО ДЛЯ ВЫПОЛНЕНИЯ ПРЕОБРАЗОВАНИЯ ФУРЬЕ(57) Изобретение относится к автома-. тике и вычислительной технике и может быть использовано для определения коэфФициентов преобразования фурье непрерывных сигналов в реальном масштабе времени. Цель изобретения - упрощение устройства, Поставленная цель достигается за счет того, что в состав устройства входят генератор 1 псевдослучайной последовательностианалого-цифровой преобразователь 2,коммутаторы 3,6,9,12, 11, блоки 4 и5 памяти, адресные счетчики 7,8,генератор 10 тактовых импульсов, элемент ИЛИ 13, счетчик 14 циклов,б15 постоянной памяти, триггеры 1при этом в устройства входят два лока цифровой обработки, каждый из которых содержит элементы ИСКЛОЧАОЦЕЕИЛИ 18, накапливающие сумматоры 19,регистры 20 н узел 21 решения системы линейных уравнений. Устройство,цля выполнения преобразования Фурьеосновано на использовании кусочно-постоянных функций базиса и их стохастической дискретизации одновременнос обрабатываемым сигналом. Использование кусочно-постоянных .функцийВ(1), принимающих значения +1, позволяет вычислить свертку .без выполнения операций умножения многоразрядных чисел. 1 ил,1429125 отает следующим обско 1Изобретение относится к автомоматике Рассмотрим применение в предлагаеи вь)числительной технике и может мом изобрет Фу ( ) .( )еиии д нкций Бр (С) и Бс(С) бьг ь использовано для определения коэффициентов преобразования Фурье 5 ответственно сигналов соз Ю и непрерывных сигналов в реальном масш- з 1 п 21 С),Промежуточные коэффициенты а; и табе времени, Цель изобретения - уп - упрощение уст- д для соответствующих функций Бс(С)и Б (С) (=1 12 1 И/2) при дискретро"ства. Иа 1 1 а аНа чертеже приведе ан структурная 1 О ном преобразовании вычисляются по с ема устройства для выполнения пре- Формулам свертки о разования Фурье.а: = - ,) х(С у) Бс(С);Устройство содержит генераторБ и евдослучайной импульсной последод = -2 - х(С)В;(С вательностиу аналого-цифровоГ. прео - 15 б"ю 2 р зова г е 1=1 2 Б; 11 - длина выборки атель 2 коммутатор 3 блоки 4 и 5 гдадр из Ф нкций п мяти, коммутатор , адро б адресные счет- отсчетов сигнала, Кажцую Фу ч ки 7 и 8, коммутатор , генерато 9 енератор Б (С) и Б (С) можно разложить в рядс11 Фурье, который содержит составляющие 1 тактовых импульсовй коммутаторы14 20 с нечетными частотами,1 1 и 12, элемент ИЛИ 13, счетчик 14 - (-1) оок п15 постоянной памяти, триггеВ (С)= - в , сов(2)-1)аС; ы 16 и 7. К ме того в устройство входят ромо-) -= 2,1 -1 акже два идентичных и-канальных бло(3)Ка ый блок 25 где,а=1/БЬСср; а цифровой обработки. Каждый о КЛЮЧАЮЩЕЕ ИЛИ 18 А ср - среднии интервал д р чал иск етиключает элементы ИС1 акапливающие сумматоры 19 и регист- зации,П омежуточные коэффициенты а й ы 20 узел 21 решения системы линей- ром ж 1д и коэффициенты Фурье аи д в ых уравнений,30 соответствии с (1) и (2) связывает Устройство раб система линейных уравнениич .ч разом,б а-4 фф(-1)" Устройство для выполнения преобра- вачч 62 Д 1 ) ,зовавания Фурье основано на использо (4) нии кусочно-постоянных функций базиса д ) с и их стохастической дискретизаци д 35 и о -%; - 21-1 нов еменно с обрабатываемым см сигналом, Решая систему уравнений , прирходим к следующим окончательным выра- Использование кусочно-постоянныхФчнкции ( ), пр Ф. ц " Б(С), инимающих значения жениям для ) оэфф цььи иентов Фурье преоб позволяет вычислить свертку без рразуемого сигнала, аполнения операций умножения м ап Г -)ия многоГ 1 , (-1) раз рядных чисел, Операция умножениячение, отсчета сигнала х(й) иа аиачание ( у функции В(С ) сводится к присвое нию42+1 д11ГБ 11 знака а свертках(С)Б(С) - к 1 и, гдето= - ,43. 2 1 операциям сложения и вычитания.бЯ- целая часть выражения вВ тех случаях, когда базис функций В(С) является ортогональным (Функ- Из (5) ду(51 сле ет что все коэффициции Уолша, Хаара и другие),е) результа- енты Фурье с номерами )Ч/б непосредфф нтами ственно равны соответствующим промежуты свертки являются коэффициента50 соответствующего ортогональ о н го пре- точным коэффициентам, умноженным наи /4,образования сигнала. Если необходимо константу п/ иметь результаты в азисеб е гармони- Как известно, стохастическая дискческих функций (классическое ДПФ) ретизация позволяет снять ограничения, то полезно применять нео ртогональный налагаемые теоремой Котельникова на55 промежуточный базис кусоусочно-постоян- верхнюю границу спектра преобразуемоных функций, а затем выпол я ь лнять не-. го сигнала, и обрабатывать без эффекчных коэф- та наложения сигналы с частотами сложный пересчет промежуточФ рье большими чем половина частоты дискрефициентов в коэффициенты урье,1тизации, В предлагаемом устройстве, поскольку использованы кусочнс-псстоянные функции базиса, имеющие теоретически неограниченный спектр, стохастическая дискретизация обрабатывае 5 мого сигнала и базисных функций в совпадающие моменты времени является принципиально необходимой, В предла" гаемом устройстве последовательность псевдослучайных интервалов времени между моментами дискретизации С задается алгоритмом работы генератора 1 псевдослучайной импульсной последовательности ( ГПСИП). Поскольку алгоритм заДан, он может быть реали; зован программно, Это позволяет заранее рассчитать последовательность Вс и В(1 ) значений всех функций промежуточного базиса для каждого 2 П момента дискретизации 1 и записать эту последовательность в блок 15 памяти. В процессе преобразования входного сигнала АЦП 2 тактируется в моменты времени 1 импульсами, которые вырабатываются ГПСИП 1. Этим достигается эффект стахастической дискретчэации сигнала и функций промежуточного базиса в совпадающие моменты вре мени. С .выхода АЦП .2 отсчеты х(Ъ) сигнала в прямом коде через коммутатор З.поступают на вход блока 4 памя. ти или на вход блока 5 памяти, в зависимости от того, какое из них в "данный момент выполняет функцию запи 35 си, Режим работы блоков устройства определяется состоянием триггера 17, который управляет всеми коммутаторами, Если на выходе триггера 17 - логическая единица, то блок 4 памяти функционирует в режиме записи, а блок 5 памяти - в режиме считывания, Соответственно в режиме записи работает адресный счетчик 7, который тактируется через коммутатор 9 той же псевдослучайной последовательностью импульсов, что и АЦП 2, В это время адресный счетчик 8 работает в режиме считывания информацпи, записанной в блок 5 памяти, и тактируется через коммутатор 9 импульсной последовательностью, генерируемой ГТИ 10.После записи в блок 4 памяти последовательности из И отсчетов сигнала на выходе переноса адресного. счетчика 7появляется импульс, который через элемент ИЛИ 13 поступает на счетный вход триггера 17, изменяя его выходной потенциал на логический ноль и изменяя тем самым управляющий сигналкоммутаторов 3,6,9,11 и 12. При этомблок 4 памяти переходит в режим считывания записанной выборки сигнала,а блок 5 памяти - в режим записи следующей выборки без пропуска отсчетов,чем достигается обработка на соприкасающихся выборках, Импульсная последовательность ст ГТИ 10 поступает теперь через коммутатор 9 на вход адресного счетчика 7, а псевдослучайнаяс выхода ГПСИП 1 - на вход адресногосчетчика 8. Организуется Ь цикловсчитывания выборки, записанной в блок4 памяти, В к-.";о; цикле отсчеты/х 1 л), х(") ,.х,;, из блока 4 и, -мятн последовательно поступают нав .зд коммутатора 11, С первого выходакс;1 мутатсра ; знаковый р:",зряд отсчета х(с подаегся на сбъединенньвторые входы элементов ИСКППЧАЮЩЕЕ15 8 обоих б.-.оков цифровой обработки,:.":д абсолютного значени., отсчетаРхснима"тся с второго выхода коммутатора 1 и подается на объединенные Втсрые вхсдь ня."ачливающих сумматоров 1 О дв; бпсксз цифровой обработки, Одн- ре :нно с адресациейблока 4 памят с-;етчикомчерез коммутатор 6 и с-.-око. 14 циклсв задается код адрес.- блока 15 постоянной памяти чем обеспечивается считывание функций В (") и Вз(1:) промежутач .ого базиса,В каждом и-и цикле из блска 15постоянной памяти, имеющего 2 г. выхоадов считываются значения и функцийВ иг+Ц (1) и и функций В иг+Ц(1),где г=0,1,(1 -1) - десятичный кодчисла, записанного в двоичном счетчике 14 числа циклон считывания; 3.= .г1,2 и, Бинарные стсчеты функцийВ(1), снимаемые с и выходов блока5 постоянной памяти, подаются напервые входы соответствующих элементов ИСКЛЮЧАЮЩЕЕИ 18 первого блокацифровой обработки, бинарные отсчетыфукнций В з(1), снимаемые с других ивыходов блока 15 постоянной памяти,подаются на первые входы соответствующих элементов ИСКЛПЧА 1 ПЩЕЕ ИЛИ 18второго блока цифровой обработки.Элементы ИСКЛЮЧАПЩЕЕ ИЛИ 18 выполняют операции геремножения знаков, сигналы с их выходов подаются на знаковые входы соответствующих накапливающих сумматоров 19, задавая код операции - слсженис. нли вычитание, В напользованием такой же последовательности из Ь циклов,1 4291 256 каливающих сумматорах 19 осуществляются вычисления промежуточных коэффициентов в соотвестствии с выражением (1), После завершения г-го цикла Ф о р м у л ал а изобретения их значения переписываются в соответс вующие регистры 20, с выхода кото- Устройство дтво ля выполнения преобь поступают на соответствующие вхо- разования Фурь , де со ержащее генератор дь узлов , уэ21 В лах 21 решения сис- псевдослучайной последовательности, т м линейных уравнений по формулам 10 выход которо о дг по ключен к тактовому ( ) выполняются операции пересчета входу аналого ц фр рого- ил ового преобразова-. п омежуточных коэффициентов в коэф- теля, информационный вход которого ф циенты Фурье, С выхода первого уз- является информационным входом устл 21 снимаются значения коэффициен- роиства, блока блок постоянной памяти, 1==е =1 и и( И/2 И - размер преобрат в а с выхода второго - значения 15 -е(1 в ,и 1 / к эффициептоври этом коИ 1 П том коэффи- зования) выходы первой и второй групп ц енты с номерами И/6 в соответст- которого под по ключены к 1-м входам группнно пе вого и второго блов и с (5) транслируются на выход пос- соответственно п р ле умножения на константу 9/4, Одно- ков цифро " рвой об аботки выходы кото"Рь являются соответственно первым ременно с завершением г-го цикла 20 рых явл ю игнал с выхода переноса адресного и вторым инфор цм ин о ма ионными выходами четчика 7 через коммутатор 12 посту- устроиства, прип ичем каждый из блоков ает на вход счетчика 14 циклов, за- цифровой обра дботки со ержит и элемендавая новый адрес блока 15 постоянной тов ИСКЛ 10 ЧАЮЩЕЕ ИЛИ, и накапливающих) амяти для (г+1)-го цикла считывания. 25 сумматоров, и регистров и узел реше 1)- вновь из блока 4 памя- ния системы линейных уравнений, 1-й.(Г+1) м цикле Вновь из ти считывается последовательность от- вход которо кото ого подключен к выходу 1-го (1 ) а из блока 15 постоян- регистра, информационный вход которо 1-го накаплиНой памяти - значения функций го подключен к выходу -го 1 "Ь(")1 (1) и Вп(м 1)+ (1), ЗО вающего сумматора, тактовык вход ко 1 роц роцедура вычисления очередной группы торого подключена дКЛЮЧАЮШЕЕ ИЛИ первый вход промежуточных коэффициентов осуществ- мента ИСЬЛЮг является 1-м входом группы ляется так же, как и в г-м цикле, К которо о моменту окончания (г+1)- го цикла пре- блока цифровой обработки, первым вхо,ом кото ого являются соединенные дыдущие результаты, записанные в ре- дом которой вто ые входы и элементов гистры 20 уже пересчитаны и выведенымежду собой т р 9ИСКЛЮЧАЮЩЕЕ ИЛИ информационные вхои производится перезапись в регистры ИСКЛЮЧАЮщ20 очередной группы промежуточных , ды и накаплива щакапливающих сумматоров соеди-:,нены между собой и являются вторым коэффициентов. 4 входом блока цифровой обработки, 40зПосле завершения цЬ иклов считыва- Выходом которого является выход у ния сигнал с выхода п ереноса счетчи- ла решения системы линейных уравнека 14 циклов поступает на вход уста- ний, о т л и ч а ю щ е е с я тем, новки в ноль триггера 16 который чтос целью упрощения устройства,9 сво им выходным сигналом запрещает оно содержит д ва блока памяти, двав элемент дальнейшую работу ГТИ 10 и завершаеттриггера, лять коммутаторов, элем обработку выборки сигнала, записанной ИЛИ, два адресных счетчика, счетчик в блоке 4 памяти, осле оП кончания эа- циклов и генератор тактовых импульписи в блок памят 5 и очередной выбоР- сов выход которого подключен к пер 1 ки сигнала на выходе счетчика 8 появ- . вому информационному входу первого50 ляется сиг нал переноса который через коммутатора, рпе вый и второй выходы Уч тным вхо ам элемент юг 13 подается ан счетный которого подключены к сче ь д вход триггера 1, вновь изменяяня режим соответственно первого и второго адработы блоков 4 и памяти, и4 5 на вход. Ресных счетчиков, информационные выустановки в единицу триг в е,ини триггера 16, раз- ходы которых подключены к адресным55 решая работу ГТИ 10 н чиная считыва- входам соответственно первого и втои а ние выборки сигнала, записаннои вв бло- рого блоков памяти и соответственно ке 5 памяти, ра отка э о" Об б т й выборки первому и второму информационным вхо 1 производится в том же пое порядке с ис- дам второго коммутатора, выход кото-., 1429125 Составитель А, БарановРедактор В, Бугренкова Техред Л.Сердюкова Корректор И. Муска Заказ 5127/46 Тираж 704 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раущская наб., д, 4/5Подписное Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 рого подключен к первому адресномувходу блока постоянной памяти, второйадресный вход которого подключен к информационному выходу счетчика циклов,счетный вход которого подключен квыходу третьего коммутатора, первыйи второй информационные входы которого соединены соответственно с первыми вторым входами элемента ИЛИ и подключены к выходам переноса соответственно первого и второго адресныхсчетчиков, выход элемента ИЛИ подключен к входу установки в "1" первоготриггера и тактовому входу второго 15триггера, выход которого подключенк управляющим входам первого, второго, третьего, четвертого и пятогокоммутаторов, выход аналого"цифровогопреобразователя подключен к информа ционному входу четвертого коммутатора.первый и второй выходы которого подключены к информационным входам соответственно первого и второго блоковпамяти, выходы которых подключены соответственно к первому и второму информационным входам пятого коммутатора, первый и второй выходы которогоподключены соответственно к первомуи второму входам первого и второгоблоков цифровой обработки, выход переноса счетчика циклов подключен квходу установки в "0" первого триггера, выход которого подключен к входу останова генератора тактовых импульсов, а выход генератора псевдо"случайной последовательности подключен к второму информационному входупервого коммутатора.