Способ оценки качества приема двоичных сигналов и устройство для его осуществления

(51) 5 Н 04 В 3 46 1(олгггтет Российской Федерации по патентам и товарным знакам дсгсОред,/ ОПИСАНИЕ ИЗОБРЕТЕНИЯ цщвю.таверн БИгЛИО Г г.г,. К ПАТЕНТУ(54) СПОСОБ ОЦЕНКИ КАЧЕСТВА ПРИЕМАДВОИЧНЫХ СИГНАЛОВ И УСТРОЙСТВО ДЛЯЕГО ОСУЩ ЕСТВЛЕНИЯ(57) Использование: радиосвязь, адаптивные системы Сущность изобретения. устройство содержит частотный детектор 1, фильтр нижних частот 2, пороговый блок 3, 1 синхронизатор, 1 блок 5 сумматоров по модулю два, блок 6 счетчиков, блок 7 формирования разрешения сравнения 1 регистр 8, блок 9 элементов ИЛИ - НЕ и инвертор 10.1-2-3-0-10-5-9-6, 4 - 7-5, 4-8 - 5, За счет использования энергии элемента двоичного сигнала для определения значения наиболее надежного отсчета и последующего сравнения с ним значений промежуточных отсчетов обеспечивается повышение точности измерений и расширение динамического диапазона измерений. 2 сзлф - лы, 1 ипИзобретение относится к области радиосвязи и может найти применение в адаптивных системах с ППРЧ.Наиболее близким к предлагаемому по технической сущности является способ оценки качества приема, заключающийся в преобразовании ЧМ-сигнала в двухполярные импульсы, накоплении сигнала и подавлении высших гармоник, принятии решения о переданном символе, формировании импульсов, соответствующих положению фронтов принимаемого сигнала, формировании эон анализа на предполагаемой длине элемента, симметричных относительно середины элемента, проверку совпадения положения фронтов, попадающих в каждую зону анализа (1).Для реализации этого способа используется устройство, содержащее последовательно соединенные частотный детектор, ФНЧ (интегратор), пороговое устройство, схему формирования импульсов, выход которой соединен с входом одного из счетчиков блока счетчиков и с входами блока сумматоров по модулю два, другие входы которого соединены с выходамн регистра, Тактовый вход регистра соединен с выходом тактовых импульсов схемы синхронизации, а выход импульсов синхронизации схемы синхронизации соединен с входом данных регистра. Выходы блока сумматоров соединены с соответствующими входами блока счетчиков.Недостатком данных способа и устройства является невысокая точность и малый динамический диапазон оценки качества приема двоичных сигналов вследствие анализа только краевых искажений,Цель изобретения - повышение точности и увеличение динамического диапазона оценки качества приема дискретных сообщений.Для достижения этой цели в способе, заключающемся в преобразовании ЧМ-сигнала в двухполярные импульсы постоянного тока, накоплении энергии сигнала, принятии решения о переданном символе, используют всю энергию элемента двоичного сигнала, многократно стробируют внутри длительности элемента двоичного сигнала, проверяют совпадения значений отсчетов сигнала с наилучшим, регистрируют число совпадений, а в устройстве, содержащем последовательно соединенные частотный детектор, ФНЧ (интегратор), пороговое устройство, а также блок сумматоров по модулю два, блок счетчиков, регистр, схему синхронизации, выход тактовых импульсов, которой соединен с тактовым входом регистра, выходы которого, кроме первого, сое 5 10 15 20 25 30 35 40 45 50 динены с входами блока сумматоров по модулю два, введены инвертор, вход которого соединен с первым выходом регистра, а выход - с вторыми входами сумматора по модулю два, схема разрешения сравнения, вход которой соединен с выходом синхроимпульсов схемы синхронизации, а выход - с вторыми входами схем ИЛИ - НЕ, первые входы которой соединены с выходами блока сумматоров по модулю два, а выходы - с входами блока счетчиков, кроме того, вход информации регистра соединен с выходом порогового устройства.Предлагаемый способ заключается в следующем.Входной ЧМ-сигнал преобразуют в двухполярные импульсы постоянного тока, накапливают энергию сигнала, принимают решение о переданном символе, используют всю энергию элемента, многократно стробируют принимаемый сигнал внутри длительности элемента двоичного сигнала, проверяют совпадение значений отсчетов сигнала с наилучшим, регистрируют число совпадений по отсчетам.Структурная схема устройства, реализующего указанный способ, представлена на чертеже, она содержит частотный детектор 1, ФНЧ (интегратор) 2, пороговое устройства 3, схему 4 синхронизации, блок 5 сумматоров ло модулю два, блок б счетчиков, схему 7 формирования разрешения сравнения, регистр 8, блок схем 9 ИЛИ-НЕ, инвертор 10,Устройство содержит последовательно соединенные частотный детектор 1, ФНЧ (интегратор) 2, пороговое устройство 3, регистр 8, вход данных которого соединен с выходом порогового устройства 3. Тактовый вход регистра 8 соединен с выходом тактовых импульсов схемы синхронизации 4, выход синхроимпульсов которой соединен с входом схемы 7 формирования разрешения сравнения. Выходы регистра 8, кроме первого, соединены с первыми входами блока 5 сумматоров по модулю два, вторые входы которого соединены через инвертор 10 с первым выходом регистра 8. Выходы блока 5 сумматоров по модулю два соединены с первыми входами блока 9 схем ИЛИ - НГ, вторые входы которого соединены с выходом схемы 7 формирования разрешения сравнения, а выходы - с входами блока б счетчиков,Работаег устройство следующим образом.ЧМ-сигнал поступает на вход частотного детектора 1, где преобразуется в двухполярные импульсы постоянного тока,которые поступают затем на вход ФНЧ 2,2001529 накапливаются и с выхода ФНЧ 2 поступают на вход порогового устройства 3, где принимается решение о переданном символе. Сигнал с оыхода порогового устройства 3 поступает на вход данных регистра 8 и продвигается по регистру 8 тактовыми импульсами 1 т.и. = иЕт, Где Ет - тактовая частота передачи цифровой информации, и - целое число, в данном случае и = 6), которые формируются в схеме 4 синхронизации, и поступают на тактовый вход регистра 8, С выходов регистра 8 значения отсчетов сигнала поступа 1 от на первые входы сумматоров по модулю два, а на вторые входы сумматороо по модулю два отсчет поступает с первого выхода регистра 8, проинвертированный инвертором 10. Таким образом, в блоке 5 сумматоров по модулю доа происходит сравнение значений отсчетов сигнала с наилучшим. В случае несовпадения (поскольку наилучший отсчет проинвентирован) на выходе сумматора по модулю два появляется "1". Значения результатов с выходов сумматоров по модулю два поступают на первые входы схем ИЛИ-НЕ блока 9, на вторые входы которых поступает сигнал с выхода схемы 7 формирования разрешения сравнения, а на ее вход поступают синхроимпульсы с выхода схемы 4 синхронизации. Сигнал разреыения сравнения сформирован так, что находится на границе элемента двоичного сигнала и представляет собой короткий импульс, который разрешает прохождение результатов сравнения на вход блока 6 счетчикоо.Таким образом, наилучший отсчет двоичного сигнала априорно определяется в конце элемента дооичного сигнала, где значение сигнала при накоплении на ФНЧ (интеграторе) достигает своей максимальной величины,По этой причине (накопление сигнала на интеграторе) очевидно, что значения отсчетов сигнала имеют неодинаковую вероятность появления ошибок в них и поэволя 1 от учитывать при анализе совокупность искажений сигнала (как краевых искажений, так и дроблений).Результаты сравнения по отсчетам поступают на вход счетчиков 6, где фиксируются,Вариант реализации схемы 7 формирования разрешения сравнения 7 представлен на фиг,З. Формула изобретения способ 0111111 к 11 клчестол 111 ъи 1.мл лоп 11 ч 11 ь 1 х сип 1 ллоо 1. Устго 11 ство для г 1 т 1 ослпост 11- ЛВ 111 Я1, Способ оценки качества приема двоичных сигналов, заключающийся в преобраСхема формирования разрешения сравнения работает следующим образом. Навход данных регистра 3,1 поступает тактовая частота Ет с выхода схемы синхрониза 5 ции. На тактовый вход регистра 3.1приходит высокая опорная частота Ел, = Ет,М. где й - целое число. По фронту тактовойчастоты Ет при действии фронта Еоп на первом выходе регистра 3,1 появляется "1", ко 10 торая поступает на первый вход схемыИ-НЕ 3,2. На втором входе регистра 3.1появляется "0", который через инвертор 3,3поступает на второй вход схемы И-НЕ 3.2,Таким образом, по фронту тактовой частоты15 Е, формируется короткий перепад разрешения, положение которого соответствует границе элемента двоичного сигнала,При приходе следующего фронта Ел навтором выходе регистра 3,1 тоже появляет 20 ся "1", которая через инвертор 3.3 поступаетна второй вход схемы И-НЕ 3.2, На этомимпульс разрешения заканчивается. Регистр 3.1 также, как и регистр 8 на фиг.2,выполнен на микросхеме 564 ИР 2.25 Заявляемый способ обеспечивает расширение динамического диапазона измерений и, следовательно, повышение точностиизмерений за счет использования энергииэлемента двоичного сигнала для определе 30 ния значения наиболее надежного отсчета ипоследующего сравнения с ним значенийпромежуточных отсчетов.Эту процедуру можно рассматриватькак оценку отношения сигнал/шум при35 меньших длительностях информационногосимвола и при меньшем времени интегрирования. Очевидно, что если совпадение саприорно наиболее надежным отсчетомимеет место при времени интегрирования,40 меньше длительности элемента двоичногосигнала, то отношение сигнал/шум велико.Исследования показывают хорошуючувствительность устройства, а результатыизмерений подтверждают возможность по 45 ставить о однозначное соотоетствие появление ошибки в разных отсчетах и такуюхарактеристику, как отношение сигнал/шум,450 (56) Бухвинер В,Е, Оценка качестварадиосвязи, - М,: Связь, 1974, с.56,55эооании частотно-модулированного сигнала в двухполярные импульсы постоя 1 гного тока, проверке совпадений значений отсчетов, регистрации числа совпадений, отличающийся тем, что, с2001529 оставитель Е,Мариничеехред М.Моргентал едактор А,Купряко орректор О, Кравцова аказ 313 Тираж Подписное , НПО " Поиск" Роспатента113035, Москва, Ж. Раушская наб 4/5 1 роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина целью повышения точности и расширения динамического диапазона оценки качества приема дискретных сообщений, проверка совпадений значений отсчетов производится сравнением значений промежуточных отсчетов, взятых внутри двоичного элемента, со значением последнего априорно наиболее надежного отсчета, определяемого в конце двоичного элемента.2. Устройство для оценки качества приема двоичных сигналов, содержащее последовательно соединенные частотный детектор, фильтр нижних частот и пороговый блок, блок сумматоров по модулю два, блок счетчиков, синхронизатор и регистр, тактовый вход которого соединен с выходом тактовых импульсов синхронизатора, выходы регистра соединены с первыми входами блока сумматора по модулю два, отличающееся тем, что, с целью увеличения точности и расширения динамического диапазона оценки качества приема диск ретных сообщений. введены блок формирования импульсов разрешения сравнения, вход которого соединен с соответствующим выходом синхронизатора, блок элементов ИЛИ - НЕ, первые входы кото рого соединены с выходами сумматора помодулю два, вторые входы - с выходом блока формирования импульсов разрешения сравнения, а выходы - с входами блока счетчиков, а также инвертор, вход которого "5 присоединен к первому выходу регистра. авыходы - к вторым входам блока сумматоров по модулю два, выход порогового блока подключен к входу данных регистра.