Побайтный преобразователь из двоичного в двоично кодированное остаточное представление

ввсасоюзнтИАТОю. 1-Т,.,":1 Х бвбмогена 1 ьА м 437067 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Респубпин(22) Заявлено 24.04.72 (21) 1779694/18-24е присоединением заявкиКл, 6 061 5/О Государственный комитетСовета Министров СССРоо делам изобретенийи открытий риоритет,325 (088.8) 3 ано 25.07,74. Бюллетень27 пуб бликования описания 15.1.7 Дата о 2) Автор изобретения Н, А. Долинская(54) ПОБАЙТНЫЙ ПРЕОБРАЗОВАТЕЛЪ ИЗ ДВОИЧНОГОВ ДВОИЧНО-КОДИРОВАННОЕ ОСТАТОЧНОЕ ПРЕДСТАВЛЕ 2 еобразовате ммирование етствующих воичным разтве или АУ , причем ост е корректир постоянную ле используостаточных целым байрядам в вы- ЭВМ, функаточное поуется умнодля каждого В предлагаемом пр ется помодульное су представлений, соотв там, а не отдельным д числительном устройс ционирующих в СОК байтное представлени жением на величину, байта:2 ф2уф 24одуль СОКонкретногоростых модны соответсного множеств 5, 27, 29, 31, 3 ма уле тву 11, 16, 21, 1,67, 10, 22 16,25 20, 6, 28,25я той я пой 4; 7: для аодля той 2, 1 2 вых опейтноеобь 25 Поба полняю раций. преобра единени 30 остаточсхем хо Изобретение относится к вычислительной технике и может быть использовано для сопряжения вычислительных машин и устройств, функционирующих в системе остаточных классов (СОК).Известные преобразователи из двоичного в двоично-кодированное остаточное представление, основанные на помодульном суммировании поразрядных остаточных представлений с помощью каскадного соединения групп одноразрядных сумматоров, требуют для хранения остаточных представлений массивных запоминающих устройств и их р-тактного сложения по модулям, где р - число двоичных разрядов.Цель изобретения - упрощение преобразователя и повышение его быстродействия.Это достигается тем, что выходы дешифратора, соответствующие трем младшим разрядам байта, соединены с первыми входами всех табличных схем сложения, выходы дешифратора, соответствующие четырем старшим разрядам байта, соединены через первую группу диодных сборок со вторыми входами, а через вторую группу диодных сборок - с третьими входами соответствующих табличных схем сложения, а шина четвертото, младшего, разряда байта соединена с третьими ключевыми входами всех табличных схем сложения. итные преобразования по птод 3 тся с помощью только логически Собственно однотактное поба зование реализуется с помощью я модифицированных табличных ного .сложения, где в качественых операндов фигурируют остаточные представления соответственно четырех младших и четырех старших разрядов байта.Таким образом, используя модифицированные табличные схемы остаточного сложения в побайтном преобразователе совместно с одноактными табличными схемами остаточного сложения и умножения в АУ ЭВМ в СОК, быстродействие операции преобразования увеличивается почти втрое.На фиг. 1 представлена функциональная схема предлагаемого побайтного преобразователя из двоичного в двоично-кодированное остаточное представление; на фиг. 2 - функциональная схема поиска в группе неравнозначных мест с последующим декодированием; на фиг. 3 в табли сложения по модулю 29 для побайтного преобразователя, при этом на фиг, За - исходная таблица; на фиг. Зб - модифицированная таблица.Побайтный преобразователь содержит дешифратор 1, две группы диодных сборок 2 и 3, модульные табличные схемы 4 остаточного сложения, которые, в свою очередь, состоят из транзисторных формирователей 5, транзисторных ключей 6, координатно-узловых трансформаторов 7, импульсных диодов 8, пассивной кодовой линейки (ПКЛ) 9, усилителей 10 считывания, интегральных ключевых схем 11, входы 12 которых подключены к четвертому разряду байта. Выходы дешифратора 1, соответствующие первым трем младших разрядов байта, являются общими для всех табличных схем 4 остаточного сложения и подключены ко входам 13 транзисторных формирователей 5. Выходы первой группы диодных сборок 2 подключены ко входам 14 интегральных ключевых схем 11, а выходы второй группы диодных сборок 3 - ко входам 15 транзисторных ключей соответствующих табличных схем сложения побайтного преобразователя. Эмиттерные выходы 16 транзисторных формирователей 5 и коллекторные выходы 17 транзисторных ключей 6 соединены друг с другом через первичные обмотки координатно-узловых трансформаторов 7, определяющих только неравнозначные узловые места в базовых квадратах таблицы, и через импульсные диоды 18 интегральных сборок. Вторичные обмотки - координатно-узловых трансформаторов через импульсные диоды 8 интегральных сборок связаны с началом кодовых проводов расшифровки мест в ПКЛ 9, концы которых через интегральные ключевые схемы 11 подключены к общей земляной шине.Цепь 19 служит для подачи управляющего сигнала ( - ) на вход дешифратора 1, Ко входам 20 подаются на вход преобразователя восемь разрядов байта; шины 21 являются выходами преобразователя, которые связаны с входными регистрами сумматоров АУ в СОК (на фиг, 1 л 2 не показаны).Результаты побайтного преобразования по модулю можно задать в виде таблицы остаточного сложения, где в качестве входных 5 1 О 15 го 25 зо 35 4 О 45 ьо 55 60 65 операндов взяты остаточные представления значений четырех младших10 - :15, и четырех старших разрядов 16(0 - :15) ), байта (см. фиг, За) . Упорядочивая расположение значений входного операнда, как показано на фиг, Зб, т. е, производя перекодировку на выходе дешифратора для этого операнда, приходим к модифицированной таблице остаточного сложения, где, как и в полной таблице сложения, равнозначные значения узлов расположены параллельно побочной диагонали.Для каждого модуля аппаратурно реализуется табличная схема, свернутая до величины базового квадрата с учетом диагональной симметрии и микроструктурных свойств арифметических таблиц: однозначности взаимного отображения значений суммы между сходно расположенными квадратными табличными конфигурациями, начиная с базового квадрата со стороной 2 значения операндов и более, и незначительности объема неравнозначных значений суммы в пределах указанных квадратных конфигураций (фиг. Зб).Для т;-2 оптимальная сторона базового квадрата 2 З и максимальное число неравнозначных мест сводится к 2 - 1; при этом схем- но реализуются только до 75 узлов таблицы, так как в ней содержатся только 5 нетождественных базовых квадратов вместо 256 узлов полной таблицы.Поскольку остаточное представление для младших разрядов байта на входе 20 преобразователя одинаково для всех модулей (младший модуль т;, равный 25, больше 15), то свертка в десятичные номера строк (столбцов) базового табличного квадрата выполняется дешифратором 1 по кодовым шинам 13, а свертка в кодовые шины номеров групп базовых квадратов - непосредственно по шинам 12 четвертого разряда байта, одновременно для всех табличных схем 4 остаточного сложения, Свертка в десятичные номера столбцов (строк базового квадрата) и в кодовые шины номеров групп базовых квадратов для операнда, представленного четырьмя старшими разрядами байта, выполняется одновременно для всех табличных схем дешифратором 1 совместно с группами диодных сборок 3, 2 соответственно.Преобразователь работает следующим образом.Наличие восьми разрядного двоичного кода на шинах 20 приводит к срабатыванию дешифратора 1 и появлению рабочего потенциала на выходах групп диодных сборок 2, 3, на одной из шин 14, 15, а также на одной из шин 12 для каждой табличной схемы. Наличие потенциалов на кодовых шинах 12, 14 (см. фиг, 1, 2) приводит к срабатыванию одного из ключевых интегральных элементов схемы 11, на выходе которого появляется низкий потенциал.Рабочие потенциалы по шинам 13 поступают на входы одного из транзисторных клю437067 2 Г фиг5чей 6 для каждой табличной схемы, Наличие управляющего сигнала на шине 19 приводиг к срабатыванию дешифратора 1 и появлению импульсного сигнала ча кодовых шинах 13, по которым сигнал поступает на вход одного из транзисторных формирователей 5 (для каждой табличной схемы).Таким образом, транзисторы единственного формирователя 5 и ключа 6 в каждой табличной схеме отпираются, и в соответствующей первичной обмотке координационно-узлового трансформатора 7, общей для включенных схем, возникает токовый импульс, Токовый импульс во вторичной обмотке пройдет через один из диодов 8 сборки, который кодовым проводом ПКЛ 9 предварительно выбранной ключевой интегральной схемой 11 подключен к общей земляной шине, С выходов ПКЛ 9 на узел усилителей 10 считывания параллельно поступает группа сигналов, соответствующая единственному коду результата. 11 редмет изобретен и я Побайтный преобразователь из двоичного вдвоично-кодированное остаточное представле ние, содержащий дешифратор байта, диодныесборки и модульные табличные схемы сложения, отличающийся тем, что, с целью упрощения преобразователя и повышения его быстродействия, выходы дешифратора, соот ветствующие трем младшим разрядам байта,соединены с первыми входами всех табличных схем сложения, выходы дешифратора, соот.ветствующие четырем старшим разрядам байта, соединены через первую группу диодных 15 сборок со вторыми входами, а через вторуюгруппу диодных сборок - с третьими входами соответствующих табличных схем сложения, а шина четвертого разряда байта соединена с третьими ключевыми входами всех таблич ных схем сложения.437067 1 В 0 0 гб 1 г г 73 1 б 3 гв 5 77 1 бЗ сс иго гг 13 7 7 2.10 13 9 92512 75 10 70 2 7 г 31 г г 815 13130 1 Б1 177 1 77 гд 15 гг 737 76 1 2714 0 70 0 1 г 1 б 17 1 О 17 1 В 8 19 17 10 г 1 гг 7 б 77 7 1 В гпг 1 г Фиг 3 Составитель И. Долгушева Редактор А, Батыгин Техред А, Дроздова Корректор А, Дзесовааказ 74/15ЦНИИПИ Г Изд.89 ударственного коми по делам изобрете Москва, Ж.35, Рауш