Устройство для формирования сигналов четности

Номер патента: 1571591

Авторы: Заблоцкий, Самусев, Яскульдович

Есть еще 2 страницы.

Смотреть все страницы или скачать ZIP архив

Текст

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧРЕСПУБЛИН 09) 011 759 ц)5 С 06 Г 11/ ОПИСАНИЕ ИЗОБРЕТ сд но(54) УС СИГНАЛО (57) Из тельной числи тро ГОСУДАРСТВЕННЫЙ НОМИТЕ 711 О ИЗОБРЕТЕНИЯМ И ОЧНРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 14384616/24-2425,02,8815.06.90. Бюл, 9 22А.А,Самусев, В.Н,ЗаблоВ,Яскульдович681.3(088,8)Авторское свидетельств5184; кл. С 06 Г 11/10торское свидетельство5478, кл, Г 06 Г 11/1 О ОЙСТВО ДЛЯ ФОР 11 ИРОВАНИЯЧЕТНОСТИретение относится к выехнике и может быть исольэовано при организации вигателей и формирователей кода рмалиэации, Цель изобретения расширение класса решаемых задач.Устройство содержит группу 1 формирователей сигнала четности, группу 2 коммутаторов, группу 3 узлов сложения по модулю два, дешифратор 4 нулевой комбинации, дешифратор 5 границы нулей, элементы И-НЕ 6, 7, сумматор 8 по модулю два. Устройство контролирует сдвиги влево и вправо, позволяя предсказывать сигналы четности результирующего числа. Кроме того, предсказывается сигнал четности кода нормализации. 1 з.п. ф-лы,4 ил 3 табл.Тираж 569венного комитета по изобрет 113035, Москва, Ж, Раушс одпис при ГКНТ СССР ям и открытия наб д, 4/5 здательский комбинат "Патент", г. Ужгород, ул. Гагарина, 10 Производстве аказ 1513НИИПИ Госудь В.ГХодани ев Корректор И.Кучеряваяства,и выход 32 признака четности кода нормализации устройства,Формирователь сигнала четностигруппы 1 (фиг.2) содержит первый ивтарой узлы 33 и 34 формирования сигнала четности, элемент И 35 и третийузел 36 формирования сигнала четности, информационные входы 37 и 38первого и второго узлов формированиясигнала четности, выход 39 признаканулевой информации и выход 40 четности первого узла Формирования сигнала четности, выход 41 признака нулевой информации и выход 42 четностивторого узла Формирования сигналачетности.Третий узел 36 Формирования сигнала четности (фиг,3) содержит элемент И 43, первый сумматор 44 по модулю два, элемент И-НЕ 45, элементИ 46 и второй сумматор 47 по модулюдва.дешифратор 5 границы нулей (фиг.4)содержит группу 48 элементов И-НЕи элемент И 49.Устройство работает следующим образом.допустим, что на устройство поступает код разрядностью И = 64, аразрядность Формирователя группы 1К = 8.,Формирователь группы 1 (фиг. 2)предназначен для формирования сигналов четности бит, выдвинутых за пределы разрядной сетки (на выходе 19)и оставшихся в пределах разряднойсетки (на выходе 18), группы из Кразрядных входов 11, а также для фор 0 мирования сигнала четности кода нормализации для двоичного кода, установленного на входе 11 (на выходе20), и сигнала признака нуля (ча выходе 21) для кода, установленноГона входе 11. При этом формированиесигналов четности на выходах 18 и 19осуществляется под управлением управляющих сигналов, формируемых навходах 13-15.ОФормирование сигналов на выходах20 и 21 осуществляется под управлением управляющих сигналов на входах 13,15 и 17.В простейшем случае формировательможет представлять собой четырехразрядный соответствующим образом закодированный элемент постоянного запоминающего устройства (ПЗУ), выходы которого соединены с выходами формиИзобретение отнасится к вычислительной технике,и мажет быть исполь зовано при организации контролясдвигателей и формирователей коданормализации.Целью изобретения является расширение класса решаемых задач.На фиг.1 приведена функциональнаясхема .предлагаемого устройства; нафиг.2 - Функциональная схема Формирователя сигнала четности группы; нафиг. 3 - функциональная .схема третьего узла формирования сигнала четности; на фиг. 4 - функциональная схема 15дешифратора границы нулей.Устройство (фиг. 1) содержит груп-пу 1 формирователей сигнала четности, группу 2 коммутаторов, группу203 узлов сложения по модулю два, дешифратор 4 нулевой комбинации, дешифратор 5 границы нулей, элементыИ-НЕ 6 и 7, сумматор 8 по модулю два, 1 груп у 9 формационн входов устройства, группу 10 входов контрольных разрядов устройстваинформационный вход 11 формирователя сигнала чет четности группы 1, вход 12 контрольного разряда формирователя сигнала четности группы 1, вход 13 задания величины сдвига устройства, вход 14 задания направления сдвига устройства, вход 15 считывания сигнала четности выдвинутых бит, группу 16 прямых выхо 3 дов дешифратора 5 границы нулей, вход 17 считывания признака нечетности кода нормализации, выход 18 признака четности оставшихся бит формирователя сигнала четности группы 1, выход 19 признака четности выдвинутых бит Формирователя сигнала четности группы 1,. выход 20 признака нечетности кода нормализации формирователя сигнала сдвига группы 1, выход 21 признака нунулевой информации формирователя сигнала четности группы 1, вход 22 считывания признака нечетности кода норн мализации устройства, информационныи вход 23 дешифратора границы нулей, инверсные выходы 24 дешифратора 5 гра5 границы нулей, второй вход 25 расширения устройства, второй выход 26 расширения устройства, первый выход 27 и первый вход 28 расширения устя ройства, выход 29 признака нулевои информации устройства, выход 30 узла сложения по модулю два группы 3 устройства, группу 31 выходов устрой 5 15 рователя 1, а соответствующие разряды адресного входа элемента ПЗУ - с разрядами управляющих и информационных входов формирователя. При этом, например, при Я = 68 и К = 8 потребуется элемент ПЗУ, имеющий 13 и более разрядных входов адресного входа. Однако быстродействие такого элемента ПЗУ является недопустимо низким.Наибольшим быстродействием, сравнимым с быстродействием логических узлов, обладают элементы ПЗУ, имеющие восемь разрядных входов адресного входа, например, типа М 556 РТ 10. При этом интеграция этих ПЗУ сравнима с интеграцией программируемых логических матриц (ПЛМ). Предлагаемая структура формирователя сигналов четности позволяет использовать минимальное количество быстродействующих элементов ПЗУ (например, типа М 556 РТ 10) или ПЗМ с расширенным классом решаемых задач формирователя группы 1 за счет формирования сигнала признака нуля и сигнала четности кода нормализации.Формирователь 1 содержит первый 33, второй 34 и третий 36 узлы формирования сигналов четности и элемент И 35. Узлы 33 и 34 могут быть построены на элементе ПЗУ, например при Н = 64 и К = 8 на элементе ПЗУтипа М 556 РТ 10.Элементы ПЗУ в узлах 33 и 34 кодируются в соответстзии с табл. (для случая М = 64, К = 8),в которой Х означает произвольное значение кода.Узел 33 предназначен для формирования сигналов четности и сигнала признака нуля для кода, установленного на входе 37, в зависимости от управляющих кодов на входах 13 и 14, а узел 34 - для Формировния сигналов четности и сигнала признака нуля для части кода, установленного на входе 38, в зависимости от управляющих кодов на входах 13 и 14 (см. табл. 1) .3В табл.1 обозначение Х 9 а.озна- о чает сумму по модулю два значенийбит разрядов входа 37 или 38 с номерами О, 1, 2, 3. Для построения узлов 33 и 34 вместо элементов ПЗУ могут использоваться программируемыелогические матрицы (ПЛМ).бУстановка на входе 14 "О" означает, что задан сдвиг вправо.Установка на входе 14 "1" означа"ет, что задан сдвиг влево.Узел 36 (фиг.3) предназначен дляформирования требуемых сигналов четности сдвинутого кода и выдвинутыхбит с учетом сигнала четности всегодвоичного кода, установленного навходе 12, или для Формирования сигнала четности кода нормализации сучетом сигналов четности,сформированных в узлах 33 и 34, и управляющих сигналов на входах 39, 5,17 (22),Узел 36 функционирует в соответствии с табл,2 (таблицей истинности),В табл,2 обозначение Э означаетсумму по модулю два значений бит аи б и(или) д, установленных на входах 40, 42 и 12,Формирователь группы 1 функционирует следующим образом.В исходном состоянии на входе устанавливается сдвигаемый К-разрядныйдвоичный код, на входе 12 - бит четности кода, установленного на входе11, на входе 3 - код величины сдвига, а на входе 14 - код направлениясдвига ("О" - сдвиг вправо, -сдвиг влево).На входах 15 и 12 формируются сигналы блокировки, которые задают режимФункционирования Формирователя группы 1,При установке на входах 15 и 17кода 00 формирователь группы 1 Функционирует в режиме транзита кода свхода 12 на выход 18. На выходах21, 20 и 19 устанавливаются коды1, О. При установке на входах 15 и17 кода 01 формирователь группы функционирует в режиме транзита кода кода, установленного на входе 1, Навыходах 21 и 19 формируются коды1, О.При установке на входах 15.и 17 50 кода 10 Формирователь группы 1 функционирует в режиме Формирования сигналов четности выдвинутых (на выходе 19) и оставшихся (на выходе 18) бит сдвинутого кода относительно кода, установленного на входе 11; На выходах 20 и 21 устанавливает, 1 Ф 7595105202530354045с входа 12 на выход 18 формированияинверсного сигнала четности коданормализации (на выходе 20) дляУстановка на входах 15 и 17 кода11 не предусмотрена.Рассмотрим функционирование формирователя группы 1 при К = 8,Признаком формирования сигналачетностии кода нормализации для нормализуемого кода, установленного навходе 11, является установка на вхо, де 13 нулевого кода. При этом на вхо, де 15 также устанавливается нулевойкод, а на входе 17 - единичный. Значение кода на входе 14 может бытьпроизвольным, На выход 18 передается код с входа 12 (см. табл.2), так 15как при нулевом коде сдвига код,четности оставшихся бит равен кодучетности несдвинутого кода установЭ, ленному на входе 12. На выходах уз лов 33 и 34 формируются коды в соответствии с табл.1.На выходе 21 формируется сигнал, входе 11 установлен нулевой код,или равный "0" в противном случае, 25На выходе 19 формируется нулевой код(см. табл.2), так как выдвинутых битнет. На выходе 20 формируется (см.фиг.2) сигнал четности кода нормализации. 301Рассмотрим два примера для данного случая, когда .на входе 11 установлен код 00010101 (или код 00000011) . На входе 12 необходимо, установить коды четности, равные соответственно 1 (О)На входе 37 устанавливаются коды 0001 (0000), а на входе 38 - коды 0101 (0011).40В соответствии с табл,1 на выходах 39, 40 и 41, 42 формируются коды соответственно 00 (11) и 01 (01). В со. ответствии с табл.2 на выходах 20, 19 и 18 формируются коды 1, О, 1 (1, О, О).Для первого кода код нормализации равен трем, т.е коду 011, для которого сигнал четности равен О, Инверсное значение сигнала четности равно 1, т,е. соответствует значению кода на выходе 20. Для второго кода код нормализации равен шести, т.е. коду 110, для которого сигнал четности равен О. Инверсное значение сигнала четности равно 1, т.е. соответствует значению кода на выходе 20. В обоих случаях на выходе 21 формируется "0", указывающий, что коды на входе 11 не равны нулевому,В случае, если код на входе 13 не равен нулевому, формирователь 1 функционирует только в режиме форми- . рования сигналов четности для оставшихся и выдвинутых бит сдвигаемого кода, установленного на входе 11, В этом случае на входе 11 устанавливается сдвигаемый код, на входе 13 - код величины сдвига, на входе 14 - код направления сдвига, на выходе 17- "0", а на входе 15 - "1"На входе 12 устанавливается кодчетности для кода, установленногона входе 11.Рассмотрим случай, когда на входе11 установлен код 10110101, На входе12 устанавливается код четности, равный 1,Рассмотрим случай сдвига на величину,равную 2 и 6, т,е, на. входе 13устанавливается код 010 (110).При "0" на входе 14 (т,е, присдвиге вправо) в соответствии стабл,1 на выходах 39, 40 и 41, 42(с учетом того, что на входах 37 и38 установятся коды соответственно1011 и 0101) формируются коды 10 (10)и 11 (10). На выходе 21 устанавливается "1". В соответствии с табл,2 навыходах 20, 19 и 18. устанавливаютсякоды 1 1 . О (1, О, 1).При сдвиге вправо кода 10110101на 2 (6) бит за пределы разряднойсетки выдвинутся биты 01 (110101),код четности которых равен 1 (0), Невыдвинутыми за пределы разряднойсетки (оставшимися) будут биты101101 (10), код четности которыхравен 0 (1),Таким образом,на выходах19 и 18 сформированы требуемые сигналы четности.В формирователе сигналов четностиобеспечивается формирование требуемых сигналов четности невыдвинутыхи выдвинутых бит сдвигаемого кода,который устанавливается на информационном входе 11 Формирователягруппы 1.При установке на входе 13 нулевого кода дополнительно на выходах 20 .и 21 Формируются соответственно сигнал четности кода нормализации и сигнал признака нуля кода, установленного на входе 11, При этом исполь 15 71591 1 азуются одни и те же аппаратные средства (узлы 33, 34, 36),Следовательно, достигается расширение класса решаемых задач за счет формирования сигналов четности кода нормализации для кода, установленного на входе 11.Дешифратор 5 предназначен для формирования управляющего кода для формирователей сигналов четности, фиксирующего границу нулей слева в коде,установленном на информационном входе.В дешифраторе 5 (фиг,4) нули ко11 1дируются 1 . При установке на входе22 "0" на выходе 16 формируется нулевой код, на выходе 24 - единичный,а на выходе 29 - "0".При установке на входе 22 " 1"дешифратор 5 функционирует в соответствии с табл.3 (при количестверазрядов информационного входа, равном четырем),Если на 1 левых разрядах входа 23 установлены 1,то на (-1)-м разряде выхода 16 формируется , а на остальных разрядах выхода 16 - "0", На выходе 24 Формируется обратный (инверсный) сформированному на выхо де 16 коду код, кроме, второго разряда.На выходе 29 (2-м разряде выхода 24) Формируется "1" ("0") при установке на всех разрядах входа 23 и на входе 22 "1". В остальных случаях на выходе 29 (2-м разряде выхода 24) формируется "0" ("1").В исходном состоянии устройства на входе 9 устанавливается сдвигаемый или нормализуемый двоичный код, 40 на входе 10 - контрольный код побайтных сигналов четности, на входе 13 - код вели .ины сдвига, на входе 14 - код направления сдвига. При установке на входе 14 "0" задается 45 сдвиг вправо, а при установке на входе 14 "1" - сдвиг влево.На входе 22 устанавливается "1". В случае, если используются только логические сдвиги, на входах 25 и 50 28 устанавливаются "0".Предположим, что на входе 13 установлен ненулевой код.При-установке на входе 14 "О" на выход 3.-го ( = 1, 2, 3) коммутатора группы 2 передается код с выхода 19 (х)-го формирователя 1. Этот код суммируется по модулю два в д-м элементе 3 с кодом, сформированнымна выходе 18 -го формирователя группы 1. В Формирователях группы 1 фор"мируются сигналы четности в соответствии с приведенным вьппе алгоритмомфункционирования узла 1. В результате на 1-м разряде выхода 31 Формируется сигнал четности 1-го байталогически сдвинутого вправо на величину задаваемую кодом на вхоДе 13,Я-разрядного кода относительно кода,установленного на входе 9. Сигналчетности 0-го байта формируется аналогично как и 1-го разряда с тем отличием, что на выход 0-го коммутатора группы 2 передается нулевой кодс входа 28,При установке на входе 14 "1" (т,е,задается сдвиг влево) на выход 1-го(1 = О, 1, 2) коммутатора группы 2передается код с выхода 19 (1+1)-гоформирователя группы 1.Этот код суммируется по модулюдва в 1-м элементе группы 3 с кодом,сформированным на выходе 18 1-гоформирователя группы 1, В формирователях группы 1 формируются сигналычетности в соответствии с приведенным вьппе алгоритмом функционированияузла группы 1. В результате на д-мразряде выхода 31 формируется сигналчетности -го байта логически сдвинутого на величину, задаваемую кодомна входе 13, Б-разрядного кода относительно кода, установленного навходе 9. Сигнал четности 3-го байтаФормируется аналогично как и -горазряда с тем отличием, что на выход3-го коммутатора группы 2 передаетсянулевой код с входа 25.В обоих случаях значение (К) бита четности -го байта сдвинутогокода Формируется в соответствии салгоритмом К = Е + р, где Е - значение четности выдвинутых бит байта,соседнего относительно д-го байтасдвигаемого кода со стороны, противоположной направлению сдвига; р -значение четности оставшихся бит1-го байта сдвигаемого кода. Сигналысо значением четности Г и р Формируются соответственно на выходах 19и 18 узлов группы 1,В рассмотренных случаях на входе 23 и выходе 15 устанавливается единичный код, на выходах 20 всех узлов группы 1 - "1", так как на выходе11 157 16 формируется нулевой код. На выходе 29 Формируется "1", на выходе 24 - код 110.В результате на выходе 32 форми, руется "1", Значения сигналов на выходах 29 и 32 не учитываются при установке на входе 13 кода, не равного нулевому.При установке на входе 13 нулевого 1кода узлы группы 1 функционируютв соответствии .с описанным выше алгоритмом с учетом того, что на выходе15 дешифратора 4 устанавливается нулевой код, Формирование сигналов четности на выходе 31 осуществляется врассматриваемом случае аналогично,как и при ненулевом коде на входе 13,На выходах 21 узлов группы. 1 формиру"ются сигналы признака нуля групп битБ-разрядного кода, установленных навходах 11. С помощью дешифратора 5на выходе 16 Формируется управляющийкод, под действием которого выход20 узла групп 1, который являетсяпервым слева узлом и на входе 11 которого установлен код, не равный нулевому, разблокируется.Выход 20 всех остальных узловгруппы 1, кроме крайнего левого,блокируется путем Формирования нанем "1"На выходе 20 крайнего левого узла группывсегда устанавливаетсяединица, если на входе 11 установленнулевой код (см. описание функционирования узла группы 1). С помощьюсигналов на выходе 24 и элементе И-НЕ7 Формируется сигнал четности старшей части кода нормализации, определяющей количество групп нулевых битслева на входах 11.Через элемент И-НЕ б передаетсясигнал четности младшей части нормализации, определяющей количество нулевых бит слева в первой ненулевойслева группе бит,В результате на выходе 32 формируется сигнал четности для всегокода нормализации для кода, установленного на входе 9.Если на входе 11 крайнего левогоузла группы 1 установлен ненулевойкод, то на выходе 16 Формируется нулевой код, а на выходе 24 - единичный код. В результате на выход 32 передается сигнал четности кода количества нулевых бит слева кода, уста 1591 1" 40 45 5 О 55 5 О 5 20 25 30 новленного на входе 11 крайнего левого узла группы 1.Если на входе 9 установлен нулевой код, то на выходе 16 также сформируется нулевой код, а на выходе 20всех узлов группы 1 - единичный код.На выходе 24 сформируется код 110,на выходе 29 - "1",В результате на выходе 32 сформируется "1", что соответствует сигналу четности для кода нормализации,равному 10000 (при И = 32, К = 8 ).Таким образом, обеспечиваетсяформирование сигнала четности длякода нормализации.Расширение класса решаемых задачустройства формирования сигналов четности достигается за счет формирования сигнала четности для кода нормализации.Благодаря Формированию сигналачетности кода нормализации обеспечивается возможность организации контроля по четности указанного шифратора кода нормализации с минимальнымидополнительными аппаратными затратами, При этом обеспечивается контрольи выход признака нуля, так как сигнал четности кода нормализации формируется с учетом значений сигналов навыходе, признака нуля, который является старшим разрядом выхода кода нормализации. Формула изобретения 1. Устройство для Формирования сигналов четности, содержащее группу формирователей сигнала четности и группу узлов сложения по модулю, два, причем информационные входы формирователей сигнала четности группы образуют группу информационных вхоцов устройства, входы контрольных разрядов Формирователей сигнала четности группы образуют группу входов контрольных разрядов устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач, в него введены группа коммутаторов, дешифратор нулевой комбинации, дешифратор границы нулей, два элемента И-НЕ и сумматор по модулю два, причем вход задания величины сдвига устройства поДключен к входам задания величины сдвига формирователей сигнала четнс и группы и информационному входу дешифратора ну 157159125 30 35 40 45 50 55 левой комбинации, выход которого подключен к входам считывания признаков четности выдвинутых бит Формирователей сигнала четности группы, вход задания направления сдвига устрой" ства подключен к входам задания направления сдвига формирователей сигнала четности группы и управляющим входам коммутаторов группы, выходы которых соединены с первыми входами соответствующих узлов сложения по модулю два группы, выходы которых образуют группу выходов устройства, вход считывания признака нечетности кода нормализации устройства подключен к входу считывания признака не-. четности кода нормализации первого формирователя сигнала четности группы и тактовому входу дешифратора границы нулей, -е прямые выходы которого соединены с входами считывания сигнала нечетности (1+1)-го Формирователя сйгнала четности группы (1 ( 1 ( ш,где тп - число формирователей сигнала четности группы), ш-й прямой выход дешифратора границы нулей является выходом признака нулевой информации устройства, выходы признака четности оставшихся бит формирователей сигнала четности группы соединены с вторыми входами соответствующих узлов сложения по модулю два группы, первый информационный вход первого коммутатора группы является первым входом расширения устройства, выход признака четности выдвинутых бит первого Формирователя сигнала четности группы соединен с первым информационным входом второго коммутатора группы и является первым выходом расширения устройства, выход признака четности выдвинутых бит каждого 3-го формирователя сигнала четности группы (2 С З ( ш) соединен с первым информационным входом Ц + + 1)-го коммутатора группы и вторым информационным входом (3-1)-го коммутатора группы, выход признака четности выдвинутых бит 1-го формирователя сигнала четности группы соединен с вторым информационным входом (1 с -1)-го коммутатора группы и является вторым выходом расширения устройства, второй информационный вход ш-гб коммутатора группы является вторым входом расширения устройства, выходы нечетности кода нормализации формирователей признака четности группы соединены с соответствующими входами первого элемента И-НЕ, инверсные выходы дешнфратора границы нулей соединены с соответствующими входами второго элемента И-НЕ, выходы первого и второго элементов И-НЕ соединены с соответствующими входами сумматора по модулю два, выход которого является выходом признака четности кода нормализации устройства, выходы признака нулевой информации Формирователей сигнала четности группы соединены с соответствующими разрядами информационного входа дешифратора границы нулей.2, Устройство по п.1, о т л и - ч а ю щ е е с я тем, что Формирователь сигнала четности группы содержит три узла Формирования сигнала четности и элемент И, причем выходы четности первого и второго узлов Формирования сигнала четности и вход контрольного разряда формирователя,подключены к информацион-, ным входам третьего узла формирования сигнала четности, выход признака нечетности кода нормализации которого является выходом признака нечетности кода нормализации формирователя, выходы признака четности оставшихся бит и выдвинутых бит третьего узла формирования сигнала чет,ности являются соответственно выходами признаков четности оставшихся бит и выдвинутых бит формирователя, выходы признака нулевой информации первого и второго узлов формирования сигнала четности соединены соответственно с первым и вторым входами элемента И, выход которого является выходом признака нулевой информации формирователя, входы задания направления и величины сдвига формирователя подключены соответственно к входам задания направления и величины сдвига первого и второго узлов Формирования сигнала четности, младшие и старшие разряды информационного входа формирователя подключены к информационным входам первого и второго узлов формирования сигнала четности, вход считывания признака четности выдвинутых бит формирователя и вход считывания признака не- четности кода нормализации Формирователя подключены соответственно к входу считывания признака четности157159 вьщвинууыХ бит и входу считывания . третьегб узла формирования сигнала Г признака нечетности хода нормализацичетности., ю МФЮаеГайЮЭ аде37 Входы (адресный вхо 4) Выходы Выходы 1 38 41 42. 13 1 О О 0 1 0 1 1 0 0 1 1 О 1 0 0 1 0000 0001 001 Х 1 0 0 0000 0001 001 Х 01 ХХ 1 ХХХ ХХХО ХХХ 1 ХХОО ХХ 01 ХХ 10 ХХ 11 ХООО ХОО ХО 10 Х 011 Х 100 Х 101 Х 110 Х 111 Х ,Х ОХХ 0 0 0 0 0 0 0 0 Р 0 0 0 О 0 0 0 0 0 1 1 1 ХХХ 1ХХООХХОХХ 10 ХООО Х 001 ХО 0 Х 011 Х 100 1 ХХ аа ааэ Х 101 Х 1 О Х 11 1 001 010 011 100 101 101 110 110 110 110 111 11 111 11111 111 111 111 0 ХХХХ ХХХХ ХХХХ ХХХХ ОХХХ 1 ХХХ ООХХ 01 ХХ 10 ХХ 11 ХХ ОООХ 001 Х 010 Х 011 Х 100 Х 01 Х 110 Х 111 Х ООХХ 01 ХХ 1 ОХХ 1 ХХ ОООХ 001 Х 010 Х 011 Х 100 Х 101 Х 110 Х 111 Х 1 1 1 1 1 1 1 1 0 О 1 1 О О а,а а,аэ 000 000000 000 000 001 010, О 1 100 101101 110 110 110 110 111 111, 11. 111 111 111 111 111 001.001 ОО 010 010 010 011 011 011 .011 011 011 011 011 1 0 1 1 0 0 О 0 0 0 1 О 1 1 О 0 1 1 0 1 0 0 1 0 1 О 1 1 О О 1 1 О 1 0 0 Х Х Х Х 0 0 :0 0 О 0 0 0 О 0 0 0 0 0 0 1 1 1 1 1 11 1 1 1 1 1 11 1 000 000 000 000 000 001 001 010 010 010 010 011 011 011 О 1 О 1 011 011 011 1 0 0 0 О 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1

Смотреть

Заявка

4384616, 25.02.1988

ПРЕДПРИЯТИЕ ПЯ М-5339

САМУСЕВ АНАТОЛИЙ АЛЕКСЕЕВИЧ, ЗАБЛОЦКИЙ ВЛАДИМИР НИКОЛАЕВИЧ, ЯСКУЛЬДОВИЧ АЛЕКСАНДР ВАДИМОВИЧ

МПК / Метки

МПК: G06F 11/10

Метки: сигналов, формирования, четности

Опубликовано: 15.06.1990

Код ссылки

<a href="https://patents.su/10-1571591-ustrojjstvo-dlya-formirovaniya-signalov-chetnosti.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для формирования сигналов четности</a>

Похожие патенты