Многопороговый логический элемент четности

О П И С А Н И Е928653ИЗОВВЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветсникСоциалис тически кРеспубликГ ипо делам изабретеиий и открытийДата опубликования описания 15,05.82( 54) МНОГОПОРОГОВьЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ ЧЕТНОСТИИзобретение относится к автоматике и вычислительной технике, в част-,ности к элементам пороговой логики,Известен многопороговый логический элемент, позволяющий реализоватьфункцию четности, содержащий линейныйсумматор, подключенный к резистивному делителю, соединенному с многопороговым дискриминатором Г 1 1,Недостатком указанного элемента1 оявляется низкая технологичность приинтегральном исполнении, .обуславливаемая тем, цто используя полупроводниковую технологию трудно получитьвысокоомные резисторы, определяющие15пороги срабатывания однопороговыхдискриминаторов, с заданной точностьюуже для величин порогов 7,8. Это всвою очередь, ограничивает число входных переменных элемента, от которыхреализуется многопороговая функция.Наиболее близким по техническойсущности к изобретению является многопороговый логический элемент, содержащий резистивный делитель, вход которого подключен к положительному полюсу источника питания, выходы соединены с одними входами логических элементов И-НЕ, образующих многопо- роговый дискриминатор, второй вход. каждого из которых соединен с выходом последующего логического элемента И-НЕ Ы.Недостаток известного устройства- низкая технологичность при интегральном исполнении при числе входов свьиие 5-6.Цель изобретения - повышение технологичности при интегральном исполнении.Поставленная цель достигается тем, что в многопороговый логический эле-:.: мент четности, содержащий резистивный делитель, вход которого подключен к положительному полюсу источника питания, выходы соединены с одними входами логических элементов И-НЕ, образующих многопороговый дискриминатор, 3 9286 второй вход каждого из которых соединен с выходом последующего логического элемента И-НЕ, ВБ-триггер на логических элементах И-НЕ, вход уста" новки В ноль которого подключен к ши 5 не стробирующего сигнала, дополнительно введены линейный сумматор с парафазным,выходомдва транзистора, вход установки в единицу В 5-триггера соединен с входом логического элемен та И-НЕ с наибольшим порогом срабатывания, прямой и инверсный выходы К-триггера подключены соответственно к базам второго и первого дополнительных транзисторов, коллекторы . 15 которых объединены и подключены к выходу резистивного делителя, эмиттер: первого дополнительного транзистора подключен к прямому выходу линейного сумматора, эмиттер второго дополни тельного транзистора подключен к инверсному выходу линейного сумматора,На чертеже приведена принципиальная схема многопорогового логического элемента четности. 25Иногопороговый логический элемент четности содержит линейный сумматор 1 с парафазным выходом, содернащий для каждого входа переключатель30 тока на транзисторах 2 и 3, эмиттеры которых через резистор 4, определяющий вес входа, подключены к отрица" тельному полюсу источника 5 питания.ОКоллекторы транзисторов 2 подключены к эмиттеру первого дополнительного транзистора 6. Коллекторы транзисторов 3 соединены с эмиттером второго дополнительного транзистора 7, коллектор которого соединен с коллектором первого дополнительного тран 40 зистора 6 и через деЛитель из резисторов 8 подключен к положительному полюсу источника 9 питания, Иного- пороговый дискриминатор состоит из последовательно соединенных двухвходовых логических элементов И-НЕ 10, Вход 11 каждого элемента И-НЕ 1 О соединен с соответствующим резисто.ром 8 делителя, развязывая, тем самым, каждый последующий дискрими,натор с меньшим порогом срабатывания от предыдущего. Вход 12. каждого элемента И-НЕ соединен с выходом 13 элемента И-НЕ с ближайшим меньшим порогом срабатывания. Вход установки в ноль В 5-триггера на логических элементах И-НЕ 14 и 15 подключен к шине 16 стробирующих сигналов, а 53 4 вход установки в единицу соединенсо входом 11 логического элемента ИНЕ 10 с наибольшим порогом срабатывания. Выход логического элемента ИНЕ 15, являющийся инверсным выходомЙ 5-триггера, подключен к базе первого дополнительного транзистора 6. Выход логического элемента И-НЕ 14,являющийся прямым выходом КБ-триггера, соединен с базой второго дополз нительного транзистора 7. Входные клеммы 17 линейного сумматора соединены с базами транзисторов 2. Базы транзисторов 3 подключены к клеммам 18 источника опорного напряжения,Клемма 19 подключена к положительному полюсу источника питания. Выходные сигналы многопорогового логического элемента четности снимаются свыхода 20,Источники питания и опорного напряжения на чертеже не показаны. Одно пороговый дискриминатор на элементе И-НЕ 10, один из входов которого соединен с клеммой 19, имеет наименьший порог срабатывания. Однопороговый дискриминатор на элементе И-НЕ 10, выход которого является выходом многопорогового логического элемента четности, имеет наивысший порог срабатывания.Принцип работы рассмотрим на примере восьмивходового многопорогового логического элемента четности.Значения весовых коэффициентов входов линейного сумматора равны единице. Пороги срабатывания дискриминаторов на элементах 10 равны: т 1=1, т 2=2, т, -=3, т=.Перед началом работы в шину 16 поступает стробирующий сигнал, устанавливая К 5-триггер на элементах И-НЕ 14 и 15 в нулевое состояние. При этом на выходе элемента И-НЕ 15 устанавливается высокий уровень напряжения, открывающий транзистор 6, включенный в цепь прямого выходалинейного сумматора 1. На выходе элемента И-НЕ 14 устанавливаетсянизкий потенциал, который закрывает транзистор 7, включенный в цепь инверсного выхода линейного сумматора 1.Если на все входные клеммы 17линейного сумматора 1 поданы низкие уровни напряжения, соответствующие нулевым значениям переменных, то все транзисторы 2 закрыты,формула изобретения Иногопороговый логический элемент четности, содержащий резистивный делитель, вход которого подключен к положительному полюсу источника пи 5 9865 а транзисторы 3 открыты, Однако токчерез цепь резисторов 8 отсутствует, поскольку транзистор 7 закрыт, Это приводит к тому, что на входах 11 всех логических элементов И-НЕ 10 5 присутствует высокий потенциал, который определяет высокий уровень напряжения на выходе 20, соответствующий логической единице.Если положительный потенциал10 присутствует только на одной из входных клемм 17 линейного сумматора 1, то соответствующий транзистор 2 открываетсл, а транзистор 3 закрывается. При этом ток от положительного полюса источника 9 питания через резисторы 8, открытые трэнзисторы 6 и 2 и резистор 4 поступает к отрицательному полюсу источника 5 питания. Потенциал на входе 11 20 логического элемента И-НЕ 10 с порогом срабатывания Тпонижается, что приводит к появлению на его вы ходе высокого потенциала, а на выходе 20 устанавливается низкий уровень 5 напряжения, соответствующий логическому нулю. Если на входные клеммы 17 линейного сумматора подан двоичный набор, содержащий две или три единицы, то открываются соответствен-ЗО но два или три транзистора 2, закрываются два или три транзистора 3 и срабатывают однопороговые дискриминаторы на логических элементах И-НЕ 10 с порогами Т 1 =1, Т=2 или з 5 Т =1, Т 2=2, Т =3. В первом случае на выходе 20 многопорогового логического элемента присутствует высокий уровень напряжения, во втором- низкий, что соответствует логической 40 единице и нулю.Число открытых транзисторов 2 и 3 линейного сумматора 1 всегда равно числу входов элемента. Кроме того,45 если число открытых транзисторов 2 четно 1 нечетно ), то четно ( нечетно) и число открытых транзисторов 3. Указанное свойство используется,для организации работы многопорогового50 логического элемента четности при наличии во входном коде четырех или более единиц. При поступлении на входные клеммы 17 линейного сумматора четырех единиц, открываются соот 55 ветствующие четыре транзистора 2 и закрываются четыре транзистора 3. Ток, протекающий через цепь резисторов 8, вызывает понижение потенциала в точке 21 до величины, достаточной для того,чтобы К 5-триггер изменил свое состояние на противоположное. Это приводит к закрываюнию транзистора 6 и открыванию транзистора 7, подключенного к инверсному выходу линейного сумматора 1Количество открытых тран зисторов 3 линейного сумматора 1, в рассматриваемом случае, также равно четырем, поэтому в точке 21 сохраня" ется низкий потенциал и на выходе 20 многопорогового элемента устанавливается высокий уровень напряжения,соответствующий логической единице.еПри поступлении на входные клеммы 17 линейного сумматора 1 пяти, шести, семи или восьми переменных, равн 4 х единице, К 5-триГгер устанавливается в единичное состояние, закрывает транзистор 6 и открывает транзистор 7, подключая, тем самым, цепь делителя из резисторов 8 к инверсно" му выходу линейного сумматора. В этом случае оказываются открытыми три, два, один или ни одного транзистора 3 линейного сумматора 1 и срабатывают соответственно три, два, один или ни одного дискриминатора на элементах И-НЕ 1 О с порогами Т =1, Т=2, Т=3. При срабатывании трех или одного дискриминатора на выходе 20 формируется низкий уровень напря.жения, соответствующий логическому нулю. Если срабатывают два однопороговых дискриминатора или не срабаты" вает ни один, то на выходе 20 появляется высокий уровень напряжения, соответствующий логической единице.Указанные изменения в структуре многопорогового логического элемента позволяют при реализации функции четности в два раза сократить число порогов у многопорогового дискриминатора за счет исключения однопороговых дискриминаторов с порогами срабатывания - +1; -+2п. Это приво"и гдит к улучшению технологичности при производстве элементов в интегральном исполнении за счет исключения наиболее высокоомных высокочастотных резисторов из резистивного делителя.. ВНИИПИ . Заказ 3284/76 Тираж 954 Подписно ал ППП "Патент", г. Ужгород, ул. Проектная 7 9286 тания, выходы соединены с одними вхо дами логических элементов И-НЕ образуацих многопороговый дискриминатор, второй вход каждого из которыхсоединен с выходом последующего . ю логического элемента И-НЕ, ВЯ-триг" гер на логических элементах И-НЕ, вход установки в ноль которого подключен к шине стробирующего сигнала, о т л и ч а ю щ и й с я тем, что, .30 с целью повышения технологичности при интегральном исполнении, он дополнительно содержит линейный сумматор с парафазным выходом и два транзистора, .вход установки в единицу В 5- 3 триггера соединен с входом логического элемента И"НЕ с наибольшйм порогом срабатывания, прямой и ин 53 8версный выходы В 5-триггера подключены соответственно к базам второгои первого дополнительных транзисторов, коллекторы которых объединеныи подключены к выходу резистивногоделителя, эмиттер первого дополнительного транзистора подключен кпрямому выходу линейного сумматора,змиттер второго дополнительноготранзистора подключен к инверсномуВвыходу линейного сумматора,Источники информации,принятые во внимание при экспертизеАвторское свидетельство СССРИ 608266, кл. Н 03 К 19/42, 1978,2. Авторское свидетельство СССРпо заявке Ю 2718834/18-21,кл. Н 03 К 19/20, 1978 (прототип),