Устройство для определения четности информации

ОП ИСАНИЕИЗОВРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 767766 Союз СоветскихСоциалистическихРеспублик(5)М. Кл. 6) 06 Ю 11/08 Гасударственный камнтет СССР ло делам нзоеретеннй и аткрытнйДата опубликования описания 02.10.80 И, ф. Хомич(72) Автор изобретения 4 ЙМчрщ, Пензенский завод-ВТУЗ при Заводе ВЭМ (филиал Пензенскоо политехнического института)(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯЧЕТНОСТИ ИНФОРМАЦИИ 1Изобретение относится к области вычислительной техники и может бйть использовано для проверки на четность илив декодирующих устройствах для определения веса в кодовых комбинациях корректирующих кодов, принимаемых в парал5лельном коде,Известно устройство для контролядвоичного кода на четкость, содержащееинформационные входы, соединенные че-рез элементы И и элемент ИЛИ со вхо 0дом счетного триггера и управляемыераспределителем 11,Недостаток этого устройства заключается в сравнительнонизком быстродейтствии, определяемом тем, что тактоваячастота распределители должна в т раз, превьпдать тактовую частоту входнойинформации,20 Наиболее близким техническим решением к изобретению является устройство для определения четности информации,2содержащее регистр, элементы И, элементИЛИ и триггер со счетным входом 2. Недостаток. его в том, что сигналы опроса состояния регистра проходят по сравнительно длинной цепочке последовательно соединенных элементов И, вносящих задержку, что снижает быстродейст-, вие устройства особенно при больших зна чениях разрядности информационного кода и высокой тактовой частоте поступления информации, Действительно, при наличии "1, например, только в последнем разряде регистра сигнал опроса дополнитель- но проходит ( И -1) последовательно вклю ченных элементов И, а при наличии ф 1" в предпоследнем разряде - (т) последовательно включенных элементов И и т. д. Поэтому общая допопнительная суммарная задержка прохождения сигналов только через логические элементы (без учета времени срабатывания триггеров) может составлять несколько тактов информационной частоты, что существенно снижаетнулевое состояние, при котором черезгруппу элементов ИЛИ 3- 3.11 снимается запрещающий потенциал на инверсныхвходах группы элементов И 2 - 2Если в первом разряде регистра записана элементы 2 - 2 более старших разрядов регистра и одновременно через первый элемент ИЛИ 5 поступает на вход первого триггера 6, Этот сигнал по цепи обратной связи также осуществляет стирание ф 1 ф в первом разряде регистра.В результате снижается запрет на последующем элементе И и, следовательно, обеспечивается возможность прохож-, дения сигнала со следующего разряда; где была записана "1".В дальнейшем работа устройства осуществляется аналогичным образом. Для определения момента времени окончания работы устройства к регистру подключен второй элемент ИЛИ 7, срабатывающий при обнулении регистра 1. Появление нулевого сигнала на выходе элемента ИЛИ 7 дает возможность обеспечить считывание показаний триггера 6 и установку триггера 4 в исходное состояние, Принеобходимости устройство может быть использовано для определения числа единичных сигналов, например, в кодах постоянного веса. Для этого достаточно в устройство вместо триггера 6 включить обычный двоичный счетчик, фиксирующий заданный вес в анализируемых кодовых комбинациях,Бремя, затрачиваемое на фиксацию каждой "1 на триггере 6, постоянно длина цепи для прохождения сигналовсчета одинакова и минимальна. Это время в основном определяется быстродействием переключения триггеров ввиду того, что задержкой при прохождении с сигналов через логические элементы И и ИЛИ в данном случае можно пренебречь. При этом на анализ разрядов регистра с записанным "О" времени фактически не затрачивается. Поэтому время проверки информации на четность будет определяться только числом единиц; хранящихся в регистре, и не будет зависеть от его длины й, что позволяет повысить быстродействие устройства,Устройство для определения четностиинформации, сохраняя все достоинствапрототипа, ".акие как отсутствие синхронизируемых генераторов, высокая техно 3 767766 фбыстродействие устройства, особенно прибольших значениях И .Цель изобретения - повышение быстродействия устройства.Указанная цель достигается тем, чтов устройство для определения четности"1, то сигнал с выхода элемента 2информации, содержащее регистр, первый запрещает прохождение сигналов черезэлемент ИЛИ и первый триггер, причемединичные входы каждого разряда регистраобразуют группу входов устройства, выход первого элемента ИЛИ соединен сосчетным входом триггера, выход которого является выходом устройства, введены. группа элементов ИЛИ, группа элементовИ, второй триггер и второй элемент ИЛИ, 15При этом единичные выходы каждого разряда регистра соединены с соответствующим входом второго элемента ИЛИ, выход которого связан с единичным входомвторого триггера и с управляющим входом 10первого триггера. Нулевой вход второготриггера является управляющим входомустройства. Единичный выход каждогоразряда регистра соединен с первым входом соответствующего элемента И группы,двыход каждого элемента И группы - ссоответствующим входом первого элемента ИЛИ, с нулевым входом соответствую-,щего разряда регистра, а выход каждого1 -го элемента И группы - с соатветствующим входом всех элементов ИЛИ группы от 1 до (И)-го. Нулевой выход второго триггера соединен с соответствую-щиь входом всех элементов ИЛИ группыи с инверсным входом первого элементаИ группы, выход каждого элемента ИЛИгруппы - с инверсным входом соответствующего элемента И группы.В результате этого существенно сокра для всех разрядов регистра 1, так какщается длина логических цепей опросасостояний разрядов регистра сдвига, чтоповышает быстродействие устройства.На чертеже представлена структурнаясхема предлагаемого устройства,Устройство содержит регистр 1 с выходами разрядов, соединенных с группойэлементов И 2 - 2 , к инверсным вхо 1дам которых подключены соответствующиеэлементы ИЛИ 34 - 3 и ), второй триггер 4, элемент ИЛИ 5, первый триггер6, второй элемент ИЛИ 7, соединенныйсо входами установки триггеров 4 и 6.Работает устройство следующим образом,Входная двоичная информация поступает в И- разрядный регистр 1 в параллельном коде. После окончания записи информации второй триггер сигналом управляющего входа устройства переводится в7677логичность, поскольку все элементы устройства могут быть выполнены на интег-.ральных схемах, кроме того, обладаетповышенным быстродействием.5 10 20 Источники ийформации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР М 428385, кл. Я 06 Р 11/10, 1973. 2. Авторское свидетельство СССР 25, М 552609, кл. б 06 Г 11/08, 1973( прототип) .Формула изобретения Устройство для определения четности информации, соцеожашее регистр, первый элемент ИЛИ и первый триггер, причем единичные входы каждого разряда регистра образуют группу входов устройства, выход первого элемента ИЛИ соединен со счетным входом триггера, выход ко-торого является выходом устройства, о т л и ч а ю ш е е с я тем, что, с целью повышения быстродействия, в него введены группа элементов ИЛИ, группа элементов И, второй триггер и второй элемент ИЛИ, причем единичные выходы каждого разряда регистра соединены с соответствующим входом второго элемента ИЛИ, выход которого соединен с единичным входом второго триггера и с управляющим входом первого триггера, ну 66 6левой вход второго .триггера является управляющим входом устройства, единичный выход каждого разряда регистра соединен с первым входом соответствующего элемента И группы, выход каждого элемента И группы соединен с соответствующим входом первого элемента ИЛИ, с ну левым входом соответствующего разряда регистра, выход каждого ( -го элемента И группы соединен с соответствующим входом всех элементов ИЛИ группы от 1 до (И)-го,: нулевой выход второго триггера соединен с соответствующим входом всех элементов ИЛИ группы и с инверсным входом первого элемента И группы, выход каждого элемента ИЛИ группы соединен с инверсным входом соответствуюшего элемента И группы.