Параллельный сумматор с контролем по четности

9) (1) СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 51)4 С 06 Р 7/385; С 06 Г 11/10 САНИЕ ИЗОБРЕТЕН АВТОРСК СВИДЕТЕЛЬСТ тельного Формирования четности разрядных сумм объединены и являютсявходом переноса параллельного сумматора, выход разрядных переносовблока Формирования параллельных пносов соединен с третьим входом бка формирования разрядных сумм, выход переноса из старшего разрядаблока Формирования параллельныхносов соединен с входом переносастаршего разряда блока контроля почетности выходного переноса и является выходом переноса параллельногосумматора, выход блока Формированияразрядных сумм является выходом результата параллельного сумматораи соединен с первым входом сумматора:по модулю два, выход которого является выходом ошибки результата параллельного сумматора, второй входкоторого соединен с выходом блокапредварительного формирования четности разрядных сумм, входы контрольных разрядов первого, второго слагаемых которого соединены. с соответствующими входами параллельногосумматора, а выход ошибки выходндго переноса блока контроля пооши 197 7,четности выходного переноса я ся выходом ошибки выходного перего сумматора, о.тос аллел личающи я тем, что, сыстродействия иства оборудованияматора, в него ввеовьппен ияния кол цельюуменьшпараллдены б льногоок элемИЛИ-НЕ,рмировадержитИЛИ и ментов ного Ф сумм с элемен ОСУДАРСТВЕННЫЙ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) (57) ПАРАЛЛЕЛЬНЬЙ СУММАТОР СКОНТРОЛЕМ ПО ЧЕТНОСТИ, содержащийблок элементов И, блок элементовИЛИ, блок Формирования параллельныхпереносов, блок формирования разрядных сумм, блок контроля по четности выходного переноса, блок предварительного Формирования четностиразрядных сумм и сумматор по модулюдва, причем первые входы блоковэлементов И и ИЛИ и блока Формирования разрядных сумм объединены иявляются входом первого слагаемого параллельного сумматора, вторые входыблоков элементов И и ИЛИ и блокаформирования разрядных сумм объединены и являются входом второго слагаемого параллельного сумматора, выходы блоков элементов И и ИЛИ соединенысоответственно с входами генерациипереноса и передачи. переноса блокаформирования параллельных переносови с входами генерации переноса ипередачи переноса блока контроля выходного переноса, входы переносаблока Формирования параллельных пере"носов, блока Формирования разрядныхсумм, блуа контроля по четностивыходного переноса и блока предваринтов И-НЕ и блок элеа блок предваритель" ия четности разрядныхруппу элементов И,умматор по модулю11 В 716 Я два, причем первые выходы первого,второго, третьего, четвертого, пятого и шестого элементов И группыобъединены и подключены к выходублока элементов И, первые входыседьмого, восьмого, тринадцатого ичетырнадцатого элементов И группыобъединены и подключены к выходу,блока элементов. И-НЕ, первые входыдевятого, десятого, одиннадцатогои двенадцатого элеметов И группыобъединены и соединены с выходомблока элементов ИЛИ-НЕ, вторые входыпервого, четвертого, девятого и тринадцатого элементов И группы объединены и соединены с выходами блокаэлементов И-НЕ, вторые входы второго,шестого, десятОго, одиннадцатого идвенадцатого элементов И группы объединены и подключены к выходу блокаэлементов И, вторые входы третьего,пятого и четырнадцатого элементов Игруппы объединены и подключены к вы-ходу блока элементов ИЛИ-НЕ, вторыевходы седьмого и восьмого элементовИ группы объединены и соединены свыходом блока элементов ИЛИ, третьивходы первого и девятого эле-:ментов И группы объединены и подключены к выходу блока элементов ИЛИ,третьи входы второго, третьего, седьмого, двенадцатого и четырнадцатогоэлементов И,группы объединены и подключены к выходу блока элементов И,третьи входы четвертого, пятого,десятого и одиннадцатого элементов Игруппы объединены и подключены к выходу блока элементов И-.НЕ, третьивходы шестого,. восьмого и тринадцатого элементов И группы объединены иподключены к выходу блока элементовИЛИ-НЕ, четвертые входы первого,Изобретение относится к вычислительной технике и может быть использовано для построения арифметических устройств, в которых контроль организован по четности, аиспользуемые сумматоры формируют разрядные лере- носы параллельным способом. второго, четвертого, седьмого,одиннадцатого и четырнадцатого элементов И группы объединены и подключены к выходу блока контроля выходного переноса, четвертые входы третьего, шестого, восьмого, девятого,двенадцатого и тринадцатого элементовИ группы объединены и подключены квходу переноса сумматора, четвертыевходы пятого и десятого элементов Игруппы объединены и подключены к выходу блока элементов ИЛИ, выходы элементов И группы соединены с соответствующими входами элементов ИЛИ, вы"ход которого соединен с первым входом сумматора по модулю два блокапредварительного формирования четности разрядных сумм, второй и третийвходы которого являются соответственно входами контрольных разрядов первого и второго слагаемых блока предварительного формирования четностиразрядных сумм, выход сумматора помодулю два является выходом блока,первые входы блоков элементов И-НЕ,ИЛИ-НЕ подключены к входу первогослагаемого параллельного сумматора,выход блока элементов И-НЕ соединенс входом генерации переносов блокаконтроля по четности выходного переноса, вторые входы блоков элементовИ-НЕ и ИЛИ-НЕ подключены к входу второго слагаемого параллельного сумматора, выход блока элементов ИЛИ-НЕсоединен с входом передачи переносовблока контроля по четности выходногопереноса, выход инверсного значениявыходного переноса которого соединенс четвертым входом одиннадцатогоэлемента И группы блока предваритель.ного формирования четности разрядныхсумм. 2Цель изобретения - повьппение быстродействия и уменьшение количества оборудования.На фиг. 1 показана структурная 5 блок-схема параллельного сумматорас контролем ло четности; на Лиг. 2 -функциональная схема блока контроля11871по четности выходного переноса; наФиг. 3 - функциональная схема блокапредварительного формирования четности поразрядных сумм.Параллельный сумматор с контролемпо четности изображений (Фиг. 1)содержит блок 1 элементов И, бл к 2элементов ИЛИ, блок 3 элементов И-НЕ,блок 4 элементов ИЛИ-НЕ, блок 5 формирования параллельных переносов, 10блок 6 предварительного формированиячетности разрядных сумм, блок 7 контроля по четности выходного переноса,блок 8 формирования разрядных сумм,сумматор 9 по модулю два, вход 10 15первого слагаемого сумматора, вход11 второго слагаемого сумматора,вход 12 переноса сумматора, вход 13контрольного разряда первого слагаемого сумматора, вход 14 контроль-"ного разряда второго слагаемогосумматора, выход 15 ошибки результата сумматора, выход 16 результатасумматора, выход 17 переноса сумматора, выход 18 ошибки выходного переноса сумматора.Блок 7 контроля по четности выходного переноса (фиг. 2) содержитэлементы ИЛИ 19-22, элемент И 23,элементы НЕ 24 и 25, элементы И 26- .30 и элемент ИЛИ 31,Блок 6 предварительного Формирования четности разрядных сумм. Параллельный сумматор с контролемпо четности работает следующим образом. 40Первое и второе слагаемые поступают на входы первого и второго сла гаемых элементов И, ИЛИ, И-НЕ, ИЛИ-НЕ блоков 1-4 соответственно и на соот 68 4ветствующие входы блока 8 формирования разрядных сумм, а контрольные разряды этих слагаемых поступают на входы контрольных разрядов блока 6 предварительного Формирования четности разрядных сумм. В блоках 1-4 элементов И, ИЛИ, И-НЕ ИЛИ-НЕ Формируются соответственно функции генерации и передачи переноса и их инверсии, которые поступают на соответствующие входы блока 5 Формирования параллельных переносов, блока 6 предварительного формирования чет. ности разрядных сумм и блока 7 контроля по четности выходного переноса. Входной перенос поступает на входы переноса блоха 6 предварительного формирования четности разрядных сумм, блока 7 контроля по четности выходного переноса, блока 8 Формирования разрядных сумм и блока 5 формирования параллельных переносов, в котором Формируются разрядные переносы, поступающие на соответствующие входы блока 8 Формирования разрядных сумм, и выходной перенос, поступающий на выход 17 параллельного сумматора и на соответствующий вход блока 7 контроля выходного переноса, который Формирует на выход 18 параллельного сумматора сигнал ошибки выходного переноса. На первый и второй входы сумматора 9 по модулю два поступают соответственно разрядные суммы с выхода блока 8 Формирования разрядных сумм и четность разрядных сумм, поступающая с выхода блока 6 предварительного Формирования четности разрядных сумм. Выход сумматора по модулю два является выходом ошибки результата параллельного сумматора. На выход 16 результата параллельного сумматора поступают разрядные суммы с блока 8 формирования разрядных сумм.-35, Р Патент", г. Ужгород, ул. Проектна а ВНИИПИ Государственного комитета СС по делам изоб и открытий13035, Москва, Ж аушская наб., д