Архив за 1985 год

Номер патента: 1136143

Опубликовано: 23.01.1985

Авторы: Байда, Супрун, Тимонькин, Ткаченко, Харченко, Чернышов, Ярмонов

МПК: G06F 13/00

Метки: вычислительной, данными, многопроцессорной, обмена, системе

...с группой информационныхвходов счетчика адреса, блока счетчиков, регистра косвенного адреса,группой входов кода адресации блокауправления обменом, первой группойинформационных входов второго коммутатора адреса, а также с группой информационных входов-выходов оперативного запоминающего блока контролераи первой группой информационных входов-выходов выходного коммутаторасоответственно, первая группа выходов блока управления обменом соединена с группой управляющих входов блока счетчиков, первая группа выходовкоторого соединена с первой группойвходов блока управления обменом,вторая группа выходов блока управления обменом соединена с группой входов управления обменом блоков хранения сообщений группы, выход первогоразряда третьей группы...

Номер патента: 1136144

Опубликовано: 23.01.1985

Авторы: Герцев, Лазаревич, Мищенко

МПК: G06F 5/00

Метки: грея, двоичный, код, кода

...первые и вторые входы элементов 1 неравнозначности первой группы соединены соответственно с (х+1)- и 1-м входами 6 и 7 преобразователя.Преобразователь работает следующим образом.Рассмотрим работу на примере вось миразрядного устройства для преобразования кода Грея в двоичный код. На вторые входы элементов 2 и 3 не- равнозначности Я- и 7-го разрядов (старших разрядов) второй и третьей групп подается код 0.Недостатком известного преобразователя является относительно низкое быстродействие, вызванное последова тельным соединением разрядов.Пель изобретения - повышение быстродействия преобразователя. Поставленная цель достигается30 тем, что в преобразователь кода Грея в двоичный код, содержащий первую группу из и/2 элементов неравнозначности,...

Номер патента: 1136145

Опубликовано: 23.01.1985

Авторы: Амбарцумян, Белявский, Ивченков, Кузнецов, Потехин

МПК: G06F 11/00, G06F 7/00

Метки: логический, многофункциональный, модуль

...модуля, второй вход четвертого элемента И подключен к второму информационному входу модуля, выходы первого и второго элементов И связаны соответственно с первым и вторым входами первого элемента ИЛИ-НЕ, выходы третьего и четвер" того элементов И соединены соответственно с первым и вторым входами второго элемента ИЛИ-НЕ, третьи входы первого и второго элементов ИЛИНЕ подключены к управляющему входу модуля, а выходы - к первому и второму входам третьего элемента ИЛИ-НЕ соответственно, выход первого элемента ИЛИ-НЕ соединен с первыми входами первого и третьего элементов И первого элемента ЗИ-ИЛИ-НЕ, выход второго элемента ИЛИ-НЕ связан с первыми входами первогои третьего элементов И второго элемента ЗИ-ИЛИ-НЕ, первый вход второго...

Номер патента: 1136146

Опубликовано: 23.01.1985

Авторы: Аксенов, Безмен, Вашкевич, Семашко

МПК: G06F 7/00

Метки: логический, модуль

...второй вход, которого соединен с третьим входом модуля, выход первого элемента ИЛИ соединен с первым входом второго элемента И, второй и третин входы которого соединены с четвертым и пятьж входами модуля соответственно, выход второго элемента И соединен с первым входом второго элемента ИЛИ, первый вход третьего элемента И соединен с шестым входом модуля, выход третьего элемента И соединен с первым входом третьего элемента ИЛИ, второй вход третьего элемента И соединен с седьмым входом модуля, второй вход третьего элемента ИЛИ соединен с восьмым входом модуля, выход третьего элемента ИЛИ соединен с вторым входом второго элемента ИЛИ, выход которого соединен с первым вхолом четвертого элемента И, второй вход которого соединен с...

Номер патента: 1136147

Опубликовано: 23.01.1985

Авторы: Владимиров, Духнич, Заярный, Митраков, Орлов

МПК: G06F 7/38

Метки: вычислительное

...информационный выход которого соединен с вторым информационным входом второ о сумматора-вычитателя, информационный выходкоторого соединен с вторым информационным входом четвертого сумматоравычитателя, информационный выходкоторого соединен с последовательныминформационным входом третьего блокарегистров и третьим информационнымвыходом устройства, информационныйвыход пятого коммутатора соединен свторым информационным входом пятогосумматора-вычитателя, информационный вход первого элемента задержкисоединен с выходом старшего разряда второго коммутатора, информационный вход второго элемента задержки соединен с выходом старшегоразряда третьего коммутатора, информационный выход третьего сумматоравычитателя соединен с первым...

Номер патента: 1136148

Опубликовано: 23.01.1985

Авторы: Головань, Кожемяко, Мартынюк, Тимченко

МПК: G06F 7/50

Метки: алгебраического, сложения, чисел

...синхронизации устройства, управляющий входсумматора подключен к входу синхро 15 низации устройства.В известных устройствах, выполняющих алгебраическое сложение чисел, не используются дополнительныйрегистр для Фиксации разности и узел20 суммирования по модулю два с соответствующей структурой, которыесодержит предлагаемое устройство.Это связано с тем, что в отличиеот известных устройств, в которыхд вычитание исходных величин выполняется на сумматоре, причем одно изслагаемых представляется в обратномкоде, в предлагаемом устройстве вычитание выполняется одновременнос суммированием с помощью узла суммирования по модулю два при параллельном сдвиге содержимого обоих регистров операндов, а результат фиксируется в регистре разности,На чертеже...

Номер патента: 1136149

Опубликовано: 23.01.1985

Авторы: Кирьянов, Копылов, Щербаков

МПК: G06F 7/50

Метки: двух, разности, чисел

...и второй групп, выход шестого элемента ИЛИ подключен к счетному входу первого триггера.На чертеже представлена структурная схема устройства для определения разности двух чисел.Устройство содержит счетчики 1 и 2, генератор 3 импульсов, элемент И 4, элемент ИЛИ 5, триггеры 6 и 7, группы элементов И 8 и 9, элементы И 10 - 17, элементы ИЛИ 18 - 22, схему 23 сравнения, элемент НЕ 24 установочный вход 25, первый и второй информационные выходы 26 и 27, выход 28 признака равенства чисел, выход 29 признака отрицательной разности и выход 30 признака положительной разности. Первый разряд счетчиков 1 и 2 считается младшим, а ь-й - старшим.Устройство работает следующим образом.В первый счетчик 1 записывается число А (уменьшаемое) а во второй...

Номер патента: 1136150

Опубликовано: 23.01.1985

Авторы: Витер, Гурьянов, Мищенко

МПК: G06F 7/50

Метки: параллельный, сумматор, трехвходовой

...первый вход переноса данного разряда сумматора соединен с первым входом первого узла формирования функций переноса, а второй вход переноса соединен с выходом соответствующего разряда первого узла ускоренного переноса, первый и второй выходы первого узла формирования функции переноса соединены соот ветственно с входами распространения и генерации переноса соответствующего разряда первого узла ускоренного переноса, выход второго сумматора по модулю два соединен с выходом суммы данного разряда 15 сумматора, содержит второй узел ускоренного переноса, а каждый разряд суммато.ра содержит второй узел формирования функций переноса, первый узел формирования функций переноса содержит элементы И - НЕ с первого по шестой, а второй узел...

Номер патента: 1136151

Опубликовано: 23.01.1985

Авторы: Кожемяко, Короновский, Мартынюк

МПК: G06F 7/52

Метки: умножения

...устройства можно отнести необходимостьиспользования группы из К схем сравнения (где (К+1) - основание системысчисления) для определения одногоиз кратных множимого, соответствующего цифре в старшем разряде множителя, а также последовательное фор"мирование необходимых кратных в группе из К сумматоров-вычитателей.Цель изобретения - повышениебыстродействия устройства для умножения,Поставленная цель достигаетсятем, что устройство для умножения,содержащее регистр множителя, накапливающий сумматор, узел формирова 30ния знака, генератор кратных множимого, узел подсчета количества значащих разрядов в кодовом слове множителя, счетчик, регистр разрядностимножителя, программный блок управле- З 5ния, причем вход множителя устройства соединен с...

Номер патента: 1136152

Опубликовано: 23.01.1985

Автор: Добрыдень

МПК: G06F 7/52

Метки: множительное, число-импульсное

...с первыми входами элементов ИЛИ группы со второго по ь-й, выходы элементов ИЛИ группы соединены с входами соответствующих разрядов накапливающего сумматора, выход суммы полусумматора соединен с первыми входами элементов И второй группы, вторые входы которых соединены с выходами соответствующих разрядов счетчика, выходы элементов И второй группы соединены с вторыми входами соответствующих элементов ИЛИ группы, выход переноса полусумматора подключен через элемент задержки к входу счетчика, выход и-го элемента И первой группы соединен с входом (ь +11-го разряда накапливающего сумматора.На чертеже приведена блок-схема устройства.Устройство содержит полусумматор 1, счетчик 2, первую 3 и вторую 4,группы элементов И, группу 5 элементов...

Номер патента: 1136153

Опубликовано: 23.01.1985

Авторы: Касаткин, Тарасов

МПК: G06F 7/544

Метки: вычисления, функции

...подключенык информационным входам коммутатора, уп.равляющий вход которого соединен с выхо.дом знакового разряда вычитателя и суправляющим входом преобразователя в дополнительный код, выход которого подключенк второму входу первого сумматора, информационный выход вычитателя соединен с ин.формационным входом преобразователя в до.полнительный код,На фиг, 1 приведена структурная схема.предлагаемого устройства; на фиг, 2 - график относительной погрешности вычисленийд" (%) от отношения А и В.Устройство содержит регистр 1, регистр 2,сумматор 3, коммутатор 4, сумматор 5,вычитатель 6, преобразователь 7 в дополнительный код, сумматор 8,Устройство функционирует в соответствиис приближенной зависимостью15 ЕГА В К/5(6 ОЕЧ 6 В) енн-МВВ1 /1,56 Я +8 Ф...

Номер патента: 1136154

Опубликовано: 23.01.1985

Авторы: Лебедев, Оранский

МПК: G06F 7/544

Метки: функциональный

...соединены с второй группой выходов второго блока поворота вектора и первыми входами второго компаратора,Фвторые входы которого соединены с второй группой выходов первого блока поворота вектора, выход первого триггера является выходом преобразователя, выходы первого элемента И и вычитателя аргументов соединены соответственно с первыми и вторыми управляющими входами блоков поворота 5 .вектора, выход второго элемента ИЛИ соединен с управляющими входами элементов И первой и второй групп, вторые входы элементов И которых соединены соответственно с вторыми 10 выходами второго и третьего блоков поворота вектора, выходы элементов И первой и второй групп соединены с первыми и вторыми входами вычита-. теля, выход которого является выхо дом...

Номер патента: 1136155

Опубликовано: 23.01.1985

Авторы: Ложкин, Яхонтов

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...с вторым входомшестого элемента И блока управления,инверсный выход которого соединенс вторым входом четвертого элемента И блока управления, выход второго элемента И второй группы соединен с вторым входом второго элемента И блока управления, выходыпятого, четвертого и первого элементов И блока управлении соединенысоответственно с управляющими входами всех коммутаторов, выходы коммутаторов с первого по п/2 - 1-й первой группы соединены с входами первого элемента И, выход которого соединен с первыми входами элементовИЛИ группы, вторые входы которых соединены соответственно с выходамикоммутаторов второй груйпы, %-й инфор 5 Омационный вход 1-го коммутаторавторой группы соединен с (1- Ъ+ 1)-м кого "О", шиной логической "1", выходом...

Номер патента: 1136156

Опубликовано: 23.01.1985

Авторы: Захарова, Рафалович, Рохман

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...к разрядным входам вто.рого счетчика, выход переполнения которого 2 Очерез элемент задержки подсоединен к вторым входам элементов И группы, счетномувходу первого счетчика и к раздельномувходу триггера, счетный вход которого является входом устройства, а выход триггера соединен со счетным входом второгосчетчика 2,Недостатком известного устройства является сложность его реализации.Цель изобретения - упрощение устройстваПоставленная цель достигается тем, что в устрой 1стве для извлечения квадратного корня,содержащем первый и второй счетчики, причем выход первого счетчика соединен с выходом устройства, счетным входом второгосчетчика и входом управления записью первого счетчика, выход 1-го разряда второго счегчика (- 1, , и и -...

Номер патента: 1136157

Опубликовано: 23.01.1985

Авторы: Кожемяко, Майоров, Мартынюк, Тимченко

МПК: G06F 7/56

Метки: вычитания, десятичных, оптоэлектронное, чисел

...два оптоэлектрон ных квантующих модуля и два модулятора, причем в каждой разрядной ячейке первые электрические входы первого и второго оптоэлектронных квантующих модулей соединены с выходами соответственно первого и второго модуляторов, а вторые электри- ЗО ческие входы подключены к шине питания устройства, первый оптический вход первого оптоэлектронного квантующего модуля соединен с выходом второго оптоэлектронного квантующего модуля, первый оптический вход которого соединен с выходом первого оптоэлектронного квантующего модуля, содержит второй оптоэлектронный регистр, первый и второй элементы ИЛИ - НЕ и регенеративный бистабильный оптрон, четыре элемента И и два элемента НЕ, причем в 40, каждой разрядной ячейке первого и второго...

Номер патента: 1136158

Опубликовано: 23.01.1985

Авторы: Боброва, Киселев, Кузнецова, Якубовская, Якубовский

МПК: G06F 7/58

Метки: генератор, процесса, случайного

...группу источников постоянного напряжения, выходы которых соединены с информационными входами соответствующих ключей группы, выходы которых соединены с группой входов сумматора соответственно, выход которого является выходом генератора, введены элемент задержки, группа элементов задержки, группа компараторов и группа блоков элементов И, группа выходов каждого блока элементов И группы соединена соответственно с группой управляющих входов соответствующего компаратора группы, информационные входы всех комп араторов группы объединены между собой, подключены к выходу первого ключа и входу элемента задержки, выход которого соединен с входом сумматора, выходы одноименных разрядов компараторов группы объединены между собой и подключены к...

Номер патента: 1136159

Опубликовано: 23.01.1985

Авторы: Бедарев, Ганитулин

МПК: G06F 9/00

Метки: вычислительной, распределенной, системой

...пятого элемента ИЛИ, выход которого подключен к нулевому входу триггера узлов, вход начала маршрутизации соединен с первым входом шестого элемента И, выход которого подключен к единичному входу триггера маршрутов, единичный выход которого соединен с первым входом седьмого элемента И, выход которого является выходом просмотра маршрутов, выход девятого элемента ИЛИ является выходом сброса маршрутов 2.Недостатком известного устройства является отсутствие возможности управления распределением заданий с учетом требуемых для их выполнения конкретных наборов данных распределенной вычислительной системы.Цель изобретения - расширение функциональных возможностей устройства путем обеспечения управления распределением заданий территориально...

Номер патента: 1136160

Опубликовано: 23.01.1985

Авторы: Барбаш, Мельников, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/22

Метки: нанопрограммное

...счетчик 7, формирователь 8 адреса, коммутатор 9 адреса, первый дешифратор 10 адреса, второй дешифратор 11 адреса, триггер 12 пуска, триггер 13 управления, генератор 14 тактовых импульсов, блок элементов И 15.1 - 15.п, первый элемент И 16, второй элемент И 17, третий элемент И 18, четвертый элемент И 19, пятый элемент И 20, шестой элемент И 21, седьмой элемент И 22, первый элемент 23 задержки, второй элемент 24 задержки, входы 25 - 27 устройства и выход 28 устройства.Формирователь адреса (фиг. 2) содержит мультиплексор 29 и элемент ИЛИ 30,Рассмотрим работу предлагаемого нанопрограммного устройства управления.В исходном состоянии элементы памяти устройства находятся в нулевом состоянии. Сигнал с выхода конца команды буферного регистра,...

Номер патента: 1136161

Опубликовано: 23.01.1985

Авторы: Полонский, Пушкарев

МПК: G06F 9/22

Метки: микропрограммное, управляющее

...с выходом управляемого делителя частоты импульсов, тактовый вход которого соединен с выходом генератора тактовых импульсов и с первым входом третьего элемента И, остальные входы которого соединеныс выходами элементов И - НЕ первой и второй групп и с управляющими входами управляемого делителя частоты импульсов, входсброса которого соединен с выходом третьего элемента И, с входом записи регистра адреса и с входом синхронизации регистра блокировки, информмционные входы которого соединены с вторыми входами элементов И - НЕ первой группы и с вторыми прямымивходами элементов И - НЕ вто 1 О рой группы, третьи входы элементов И - НЕ первой группы и инверсные входы элементов И - НЕ второй группы являются входами логических условий группы...

Номер патента: 1136162

Опубликовано: 23.01.1985

Авторы: Калмыков, Кириченко, Кривоносов, Меховской, Супрун, Сычев, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/00, G06F 9/22

Метки: контролем, микропрограммное

...40 45 50 55 образом удается снизить время ожидания контроля для низкоприоритетных объектов благодаря исключению времен опроса объектов, расположенных в цепи опроса до рассматриваемого объекта, а также опросаобъекта, обладающего максимальным приоритетом.Кроме того, время ожидания высокоприоритетного объекта снижается до величины,определяемой средней длительностью непрерываемых (критических) участков низкоприоритетных микропрограмм контроля.Введение регистра запросов позволяетвоспринимать запросы на контроль непосредственно в момент их выдачи объектами,Введением элемента ИЛИ и триггера запроса позволяет осуществлять включениеустройства при поступлении первого запроса на выполнение микропрограммы контроля.Введение блока приоритета запросов...

Номер патента: 1136163

Опубликовано: 23.01.1985

Авторы: Новогрудская, Филиппов

МПК: G06F 9/36

Метки: адресов, формирования

...информационных входов устройства, каждый 1-й вход группы кодовых входов устройства (1 = 1 п) соединен с первым входом схемы сравнения 1-го узла формирования адреса== 2 п, гдеи - разрядность входной информации), выход первого элемента ИЛИ каждого 1-го узла формирования адреса соединен с одноименным входом первой группы 45 входов первого регистра, содержит в каждом узле формирования адреса второй элемент ИЛИ и элемент И, причем первая группа выходов второго регистра соединена с второй группой входов первого регистра, выход второго регистра соединен с первым входом элемента И каждого узла формирования адреса, каждый 1-й выход второй группы выходов второго регистра соединен с вторым входом элемента И 1-го узла формирования адреса, кроме...

Номер патента: 1136164

Опубликовано: 23.01.1985

Авторы: Бучнев, Карпунин

МПК: G06F 9/50

Метки: многоканальное, приоритета

...изобретения является повышение быстродействия при непрерывном режиме работы.Поставленная цель достигается тем, что многоканальное устройство приоритета, содержащее каналы, каждый из которых содержит два элемента И-НЕ, два элемента НЕ и элемент И, причем в каждом канале первый вход первого элемента И-НЕ является соответствующим запросным входом устройства, выход первого элемента И-НЕ объединен с первым входом второго элемента И-НЕ и входом первого элемента НЕ, выход которого подключен к первому входу элемента И своего канала, второй вход которого соединен с вторым входом второго элемента И-НЕ и с выходом второго элемента НЕ, выход элемента И каждого канала соединен с соответствующим выходом устройства, выход второго элемента И-НЕ...

Номер патента: 1136165

Опубликовано: 23.01.1985

Автор: Коляда

МПК: G06F 11/08

Метки: исправления, коде, непозиционном, ошибок

...введены управляющий регистр, коммутатор, группа узлов задержки, группа выходных регистров и два сумматора по первому и второму контрольным модулям, причем выходы входных регистров группы через соответствующие узлы задержки группы соединены с первыми информационными входами соответствующих сумматоров коррекции группы, выходы которых соединены с входами соответствующих выходных регистров группы, выходь которых являются выходами устройства, входы сумматора по первому контрольному модулю соединены соответственно с выходами всех входных регистров группы, кроме (К+2)-го (где(К+2) - число входных регистров в группе), входы сумматора по второму контрольному модулю соединены соответственно с выходами всех входных регистров группы,кроме...

Номер патента: 1136166

Опубликовано: 23.01.1985

Авторы: Горелик, Митюк, Никитин, Федин

МПК: G06F 11/16

Метки: систем, цифровых

...линию 12 задержки, Первый вход элемента И 10 является первым входом блока,второй вход которого соединен с входом регистра 8, выходы которого соединены с входом дешифратора 9, выход которого является первым выходом блока, второй выход коТорого соединен с первым выходом ликии 12 задержки, второй выход которой является третьим выходом блока, четвертый выход которого соединен с выходом элемента И 10, второй вход которого соединен с выходом элемекта ИЛИ 11, вход которого соединен с входом линии 12 задержки и является третьим входом блока, Блок 4 селекции содержит входной и выходной регистры 13 и 14, группу элементов И 15-17, группу элементов ИЛИ 18 - 20, группу элементов И 21-23 и 24-26, управляющие входы элементов И 15 - 17 первой группы...

Номер патента: 1136167

Опубликовано: 23.01.1985

Авторы: Горячев, Максимов, Негри, Чеглаков

МПК: G06F 11/18, H05K 10/00

Метки: генератор, многоканальный, резервированный

...НЕ образуют коммутатор, осуществляющий подключение одного из функционирующих генераторов ко всем выходным шинам коммутатора 2. 35Недостатком известного устройства является преобразование аналогового сигнала - частоты и скважности импульсов генераторов в логический уровень сигнала на выходе дискриминатора. Наличие аналогового преобразования ограничивает частотный диапазон работы устройства, На границе частотного диапазона работа ненадежна. Кроме того, переход в новый диапазон частот невозможен вообще без замены или перестройки дискриминаторов, что затруд нено при интегральной реализации устройства.Целью изобретения является повышение надежности генератора.Поставленная цель достигается тем, что в многоканальном резервированном генераторе...

Номер патента: 1136168

Опубликовано: 23.01.1985

Авторы: Кошулян, Черноуцан

МПК: G06F 11/22

Метки: два, информации, модулю

...группа элементов И, группа сумматоровпо модулю два и элемент И, причем прямыеинформационные входы устройства соединены с входами первого сумматора по модулю два, выход которого соединен, с первыми входами нечетных цементов И группы и с первым входом элемента И, инверсные информационные входы устройствасоединены с входами второго сумматора памодулю два, выход которого соединен с первыми входами четных элементов И группы ис вторым входом элемента И, выход которого является контрольным выходом устройства, выход каждого элемента равнозначности группы соединен с вторыми входамисоответствующего нечетного и четного элементов И группы, выход каждого элементаИ группы соединен с первым входом соответствующего сумматора по модулю два группы,...

Номер патента: 1136169

Опубликовано: 23.01.1985

Авторы: Тимофеев, Фатыхов

МПК: G06F 11/26

Метки: блоков, тестового, цифровых

...признаков группы соединены с первым тактовым входом устройства, первый 20 25 Зо 35 40 45 50 55 и второй выходы каждого коммутатора признаков группы соединены с входами соответствующих формирователей единичного и нулевого сигналов группы, выходы схем сравнения группы соединены с соответствующими входами первого элемента И, выход которого соединен с первым входом элемента запрета, второй вход и выход которого соединены соответственно с первым выходом второй группы информационных выходов блока памяти и первым входом второго элемента И, второй вход которого является вторым тактовым входом устройства, а выход соединен с блокирующим входом блока элементов И. На фиг, 1 показана блок-схема многоканального устройства тестового контроля...

Номер патента: 1136170

Опубликовано: 23.01.1985

Авторы: Корбашов, Семин

МПК: G06F 11/28

Метки: выполнения, программы, трассы, фиксации

...23.2 маски по считыванию, 24.224.п памяти, блоков 25.125.п сравнения, порогового блока 26 сумматора 27 по модулю 2, дешифратора 28, коммутатора 29, мультиплексора 30, шифратора 31, причем информационный вход блока 6 ассоциативной памяти подключен к информационным входам регистров 23.1 маски по записи и 23.2 маски по считыванию, и регистров памяти, первой группе информационных входов п блоков сравнения, выход каждого из регистров памяти соединен с второй группой информационных входов соответствующего блока сравнения и с соответствующим информационным входом мультиплексора, выходы регистра масок по записи соединены с входами маски каждого из регистров памяти, выходы регистра маски по считыванию соединены с входами каждого из блоков...

Номер патента: 1136171

Опубликовано: 23.01.1985

Авторы: Быков, Ратгауз

МПК: G06F 11/28

Метки: полноты, проверки, программ, тестирования

...являются соответственно информационным входом и входом запуска проверки устройства, информационный выход блокапамяти является выходом проверки устройства, введены сумматор и элемент задержки,причем вход запуска проверки устройствачерез элемент задержки соединен с управляющим входом записи блока памяти, информационный выход блока памяти соединен с входом первого операнда сумматора, вход второго операнда которогосоединен с входом единичного потенциала10юустроиства, выход сумматора соединен с информационным входом блока памяти,На фиг. 1 приведена структурная электрическая схема предлагаемого устройства; нафиг. 2 - диаграмма работы устройства;15 где н - период обращения ЦВМкПЗУ, щс - цикл считывания в блоке памяти, Сс. - время...

Номер патента: 1136172

Опубликовано: 23.01.1985

Авторы: Корбашов, Семин

МПК: G06F 11/28

Метки: программ

...состояние на фиг. 1 - 3 не показаны) регистры 2 и 3 счетчики 4 и 4 все ячейки блока 5 памяти содержат код 00.0 (блок 22 алгоритма), коммутатор 8 находится в положении, при котором к входам счетчиков 4 и 4 подключается вход 14, адреса, причемстарших разрядов адреса с выхода коммутатора 8 подается на счетчик 4, адреса, а младшие 1. - 1 - в разряды подаются на счетчик 4 разрядов, где 1. - разрядность адресов контролируемой ЭВМ, 1.=1 о(М, 1=1 од 1 х.Устройство работает в трех режимах: установки зон контроля, контроля выпол,нения программы ЭВМ и вывода.Режим установки зон контроля вводится потенциальным сигналом Установка.В этом режиме в блок 5 памяти заносятся5 1 О 5 единицы в разряды, соответствующие каждому адресу устанавливаемых зон...