Устройство для проверки полноты тестирования программ

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИН МЯ) б 06 Г 11 ПИСАН ЕТЕНИ СТВУ 4. Ъ ацион рки ус лока устр ью ув введе ичем3и Б. И, Ратгауз м входо онныи ом пе орого рвого операноперанда коичного потенматора соедиблока памясумходо УДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ВТОРСКОМУ СВИД(56) 1. Сигалов И.отладки программтемы и машины,2, Авторское св879592, кл. б 06тип). Л. и др. Устройство для - Управляющие сис,1.идетельство СССР Г 11/12, 10.01.80 (прото(54) (57) УСТРОЙСТВО ДЛЯ ПРОВЕРКИ ПОЛНОТЫ ТЕСТИРОВАНИЯ ПРОГРАММ содержащее блок памяти, адресный и управляющий входы чтения которого являются соответственно информ и входом запуска прове формационный выход б ется выходом проверки чающееся тем, что, с цел ноты контроля, в него и элемент задержки, пр проверки устройства чер соединен с управляющи ка памяти, информаци памяти соединен с вход да сумматора, вход вт торого соединен с входо циала устройства, выход нен с информационным ным входом тройства, инпамяти являойства, отлиеличения полны сумматор вход запуска ент задержки м записи бловыход блокаИзобретение относится к цифровой вычислительной технике и может быть использовано для проверки полноты тестирования программ специализированных управляющих цифровых вычислительных машин, которые имеют постоянное запоминающее устройство (ПЗУ) для размещения программ, а также допускают возможность подключения вместо ПЗУ внешнего наладочного блока памяти.Известно устройство для трассировки программ, содержащее блок памяти (стек), который подключается к магистрали ЦВМ, логические узлы и схемы индикации. После запуска исследуемой программы в ЦВМ логические узлы обеспечивают последовательное заполнение стека адресами выполняемых команд переходов, причем после заполнения последнего адреса организуется запись с начального адреса, При остановке программы устройство индикации дает возможность отобразить содержимое стека 1.Однако это устройство ориентировано на отладку программ и может дать ограниченную оценку полноты тестирования, так как оно содержит стек для запоминания конечной последовательности адресов команд только одного типа (перехода) и не дает возможности оценки полноты тестирования по известным критериям оценки качества теста.Наиболее близким по технической сущности к предлагаемому является устройство для проверки полноты тестирования программ, которое состоит из одноразрядного блока памяти и управляющего логического блока.Одноразрядный блок памяти работает параллельно с наладочным блоком памяти специализированной ЦВМ. При запуске исследуемой программы в ЦВМ логический узел обеспечивает появление сбоев в работе ЦВМ при обращении к тем адресам блока памяти, в которые предварительно записываются единицы 23.Однако известное устройство позволяет оценить только качество тестирования системы защиты исследуемой программы от аппаратно обнаруживаемых сбоев и не дает возможности систематически оценить качество тестирования по известным критериям.Целью изобретения является повышение полноты тестирования программ по систематическому критерию, основанному на фиксации в режиме реального функционирования всех обращений исследуемой программы ЦВМ к командам и операндам.Поставленная цель достигается тем, что в устройство для проверки полноты тестирования программ, содержащее блок памяти, адресный и управляющий входы чтения которого являются соответственно информационным входом и входом запуска проверки устройства, информационный выход блокапамяти является выходом проверки устройства, введены сумматор и элемент задержки,причем вход запуска проверки устройствачерез элемент задержки соединен с управляющим входом записи блока памяти, информационный выход блока памяти соединен с входом первого операнда сумматора, вход второго операнда которогосоединен с входом единичного потенциала10юустроиства, выход сумматора соединен с информационным входом блока памяти,На фиг. 1 приведена структурная электрическая схема предлагаемого устройства; нафиг. 2 - диаграмма работы устройства;15 где н - период обращения ЦВМкПЗУ, щс - цикл считывания в блоке памяти, Сс. - время установления суммы навыходе сумматора, сэ - время задержкисигнала в элементе задержки,ыз - циклзаписи в блоке памяти, Фу - цикл работыустройства,Устройство для проверки полноты тестирования программ содержит блок 1 памяти,элемент 2 задержки и сумматор 3.Адресные входы и управляющие входы25 чтения блока 1 памяти соединены с соответствующими выходами ЦВМ 4 параллельно с ПЗУ 5 (или наладочным блоком памяти), содержащим исследуемую программу.Первый вход сумматора 3 подключен квыходным информационным выходам блока1 памяти, на второй вход сумматора 3 по.стоянно подается единица, а выход сумматора 3 подключен к входу первого блока 1памяти. Выход элемента 2 задержки подключен к входу Запись блока 1 памяти,Второй вход блока 1 памяти соединен с инструментальной ЦВМ 6, которая используется для подготовки устройства к работеи для обработки полученных устройствомрезультатов.Устройство работает следующим обра 40 зом.Предварительно в блоке 1 памяти обнуляются все ячейки с помощью инструментальной ЦВМ 6. Далее на ЦВМ 4 опускается тестируемая программа. Поскольку45 устройство подключено к адресной магистрали и управляющей линии Чтение ЦВМ 4параллельно с ПЗУ 5, то одновременно собращением ЦВМ 4 по некоторому адресуза командой или операндом происходитсчитывание по тому же адресу информации50 из блока 1 памяти, Число, считанное изблока 1 памяти, поступает на первый входсумматора 3, где к нему прибавляется единица, постоянно подаваемая (схемной реализацией) на второй вход сумматора 3. Получившееся число записывается в блок 1памяти по тому же адресу по сигналу записи, формируемому из сигнала считывания,задержанного на величину элемента 2 задержки. Таким образом, каждая ячейка, г. Ужгоро Лугова Редактор Т. Кугрыш Заказ 10 51/37 ВНИИ и 113035,филиал ППе Корректс рПодписнокомитета СССРоткрытийская наб., д. 4/5д, ул. Проектная, 4 ПИ Госуд делам и Москва, Ж П аПатент,блока 1 памяти работает как счетчик числа обращений к ней, Разрядность блока 1 памяти соответствует максимально допустимому числу обращений к какой-либо команде (операнду) для тестирования программ. Объем блока 1 памяти равен объему ПЗУ 5 ЦВМ 4. При таких условиях устройство обеспечивает подсчет числа обращений к каждой команде (операнду) при тестировании программ. Полученное распределение обращений ко всем командам и операндам программ передается в инструментальную ЦВМ б для обработки и дает возможность объективно оценить качество и полноту тестирования по числу обращений,ко всем адресам, В частности, при отсутствии обращений по некоторым адресам ПЗУ 5 (нули в соответствующих ячейках блока 1 памяти) тест программы не удовлетворяет критерию покрытия всех операторов. Устройство, дает также возможность целенаправленно формировать последовательность тестов для обеспечения качества и полноты тестирования.Эксперименты показывают, что для программ, работающих в реальном масштабе времени, тесты, выбранные по функциональному признаку, не охватывают около 1,5% объема исследуемой программы.Предлагаемое . устройство позволяет добиться 100%-ного охвата программы тестом, что дает возможность выявить на предварительном этапе по 70% ошибок, ранее обнаруживающихся только на этапе эксплуатации программ. Кроме того, устройство позволяет также сократить объем тестирования программ в 2-3 раза путем удаления сильно пересекающихся тестов.