Устройство для извлечения квадратного корня

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 0% И) 4 (5 НИЕ ИЗОБ ми входами все ды коммутаторо ь/2-1-й первой оммутатор первоговых пы соедине ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) 1. Авторское свидетельство СССР В 754411, кл. С 06 Р 7/552, 1978.2. Авторское свидетельство СССР В 857982, кл. С 06 Р 7/552, 1979(54)(57) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ, содержащее регистр операнда, регистр результата, группу элементов ИЛИ, первый элемент И, элемент НЕ, блок управления, причем блокуправления содержит группу элементов .НЕ, первую и вторую группы элементов И, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, в него введены первая и вторая группы коммутаторов, умножитель, сумматор, а в блок управления введены шесть элементов И разрядные входы первого слагаемого сумматора соединены соответственно с выходами умножителя, разрядные входы первого сомножителя которого соединены соответственно с выходами коммутаторов первой группы, 1-й информационный вход 1-го коммутатора первой группы соединен с выходом ( 21 + 1 - 2)-го разряда. регистра аргумента1; в/2, где л- разрядность регистра аргумента), разрядные выходы регистра аргумента соединены с входами элементов НЕ группы, выходы . ,( 2 1 - 11-х элементов НЕ группы соединены соответственно с первыми входамн элементов И первой группы, вторые входы которых соединены соответственно с выходами 2-х элементов НЕ группы, выход 1-го элемента И первой, группы соединен с первым входом-го и вторым входом 1 -1 у -го элементов И второй группы, выход первого элемента И второй группы1 соединен с первым входом первого элемента И блока управления, второй вход которого соединен с инверсным выходом второго элемента И блока управления, первый вход которого соединен с инверсным выходом третьего элемента И блока, управления, первый вход которого соединен с выходом четвертого элемента И второйИ группы, выход шестого элемента И Е который соединен с вторым входом ,третьего элемента И блока управления, первый вход четвертого элемента И блока управления соединен с выходом первого элемента И второй группы и первым входом пятого эле- рраа мента И блока управления, второй вход которого соединен с первым входом шестого элемента И блока управления и выходом третьего эле. мента И второй группы, выход пятого элемента И которого соединен с вторым входом шестого элемента И блока управления, инверсный выход которого соединен с вторым входом четвертого элемента И блока управления, выход второго элемента И второй группы соединен с вторым входом вто- ,Ь рого элемента И блока управления, выходы пятого, четвертого, первого элементов И блока управления соединены .соответственно с управляющи, 1136155 с входами первого элемента И, выходкоторого соединен с первыми входамиэлементов ИЛИ группы, вторые входыкоторых соединены соответственно свыходами коммутаторов второй группы,к-й инФбрмационный вход -го коммутатора второй группы соединен сЦ+1)-м выходом сумматора, входывторого слагаемого сумматора соединены соответственно с шиной логического "О", шиной логической "1",,выходом первого коммутатора первойгруппы, шинойлогического "О", шинойлогической 1 р выходом элеменИзобретение относится к вычислительной технике и может быть использовано при построении специализированных вычислителей, предназначенных для цифровой обработки сигналов в 5 реальных масштабах времени.Известно устройство для извлечения квадратного корня, содержащее треугольную матрицу вычислительных ячеек 113.ОНедостатком данного устройства являются большие аппаратурные затраты. Наиболее близким к изобретению является устройство для извлечения квадратного корня, содержащее входной.регистр, выходной регистр, генератор импульсов, делитель частоты, блок управления, первый и второй 2 О выходы которого подключены к первым входам входного и выходного регистров соответственно, выход генератора импульсов соединен с входом делителя частоты, вычитающий счет. чик, дешиФратор, преобразователь параллельного входного кода в двоичный код и элемент И, первый вход которого соединен с выходом генератора импульсов, второй вход соединен с третьим выходом блока управления, а выход подключен к первому входу вычитающего счетчика и третьему входу входного регистра, выходы которого соединены с первой группой35 входов выходного регистра и группой входов блока управления, группа та НК, выходом первого коммутаторапервой группы, шиной логической "1",вход элемента НЕ соединен с выходомпервого коммутатора первой группы,входы второго сомножителя умножителя с первого по седьмой соединенысоответственно с шиной логической"1", выходом элемента НЕ, шиной логического "Ор шиной логической 1,выходом первого коммутатора первой группы, выходом элемента НЕ,шиной логического "О", выходы элементов ИЛИ группы соединены соответственно с входами регистра результата. выходов которого соединена с группойвходов преобразователя параллельного входного кода в двоичный код,группа выходов которого соединенас группами входов вычитающего счетчика Е 23,Недостатком известного устройства является его низкое быстродействие. Цель изобретения - повышениебыстродействия устройства,Поставленная цель достигается тем,что в устройство для извлечения квад -ратного корня, содержащее регистроперанда, регистр результата, группу элементов ИЛИ, первый элемент И,элемент НЕ, блок управления, причемблок управления содержит группуэлементов НЕ, первую и вторую группы элементов И, дополнительно введены первая и вторая группы коммутаторов, умножитель, сумматор, а вблок управления введены шесть элементов И, разрядные входы первогослагаемого сумматора соединены с выходами умножителя, разрядные входыпервого сомножителя которого соединены соответственно с выходамикоммутаторов первой группы, 1-иинФормационный вход-го коммутатора первой группы соединен с выходом (31 + 1 -21-го разряда регистрааргумента (1, саа 1, о(2, где о - разрядность регистра аргумента (, разрядные выходы регистров аргументасоединены с входами элементов НЕгруппы, выходы (2- 11 -х элементов1136155 25 выходом сумматора, входы второгослагаемого сумматора с первого повосьмой соединены соответственно сшиной логического "О", шиной логической "1", выходом первого коммутатора первой группы, шиной логичесНЕ группы соединены соответсвеннос первыми входами элементов И первой группы, вторые входы которыхсоединены соответственно с выходами 2 )-х элементов НЕ группы, выход 1-го элемента И первой группысоединен с первым входом )-го ивторым входом (1-1)-го элементов Ивторой группы, выход первого элемента И второй группы соединен с 10первым входом первого элемента Иблока управления, второй вход которого соединен с инверсным выходомвторого элемента И блока управления,первый вход которого соединен с инверсным выходом третьего элемента Иблока управления, первый вход которого соединен с выходом четвертогоэлемента И второй группы, выходшестого элемента И которой соединен Юс вторым входом третьего элемента Иблока управления, первый вход четвертого элемента И блока управления соединен с выходом первого элемента И второй группы и первымвходом пятого элемента И блока уп -равления, второй вход которогосоединен с первым входом шестогоэлемента И блока управления и выходом третьего элемента И второй Огруппы, выход пятого элемента И которого соединен с вторым входомшестого элемента И блока управления,инверсный выход которого соединенс вторым входом четвертого элемента И блока управления, выход второго элемента И второй группы соединен с вторым входом второго элемента И блока управления, выходыпятого, четвертого и первого элементов И блока управлении соединенысоответственно с управляющими входами всех коммутаторов, выходы коммутаторов с первого по п/2 - 1-й первой группы соединены с входами первого элемента И, выход которого соединен с первыми входами элементовИЛИ группы, вторые входы которых соединены соответственно с выходамикоммутаторов второй груйпы, %-й инфор 5 Омационный вход 1-го коммутаторавторой группы соединен с (1- Ъ+ 1)-м кого "О", шиной логической "1", выходом элемента НЕ, выходом первого коммутатора первой группы, шиной логической "1", вход элемента НЕ соединен с выходом первого коммутатора первой группы, входы второго сомножителя умножителя с первого по седьмой соединены соответственно с шиной логической "1", выходом элемента НЕ, шиной логического "О"шиной логической", выходом первого коммутатора первой группы, выходом элемента НЕ, шиной логичес 1кого О , выходы элементов ИЛИ группы соединены соответственно с входами регистра результата .На фиг . 1 приведена блок-схема устройства для извлечения квадратного корня ; на фнг , 2 - блок-схема устройства управления .Устройство ( фиг . 1 ) содержит р егистр 1 операнда , коммутаторы 2 первой группы , коммутаторы 3 второй группы , блок 4 управления , умножитель 5 , элемент НЕ 6 , сумматор 7, шину 8 логической " 1 " , шину 9 логиче ского "О" , регистр 1 О результата , группу элементов ИЛИ 1 1., элемент И 1 2 . Блок управления ( фиг . 2 ) содержит группы элементов И 1 3 , группу элементов НЕ 1 4 , элементы И 1 5 , элементы И-НЕ 1 6 .Устройство работает следующим образом .Аргумент А представлен двоичным числом с фиксированной . запятой:А=О, ае а 2а 14 фгде а 1 - старший разряд мантиссывходного числа;а - младший разряд мантиссы1 Евходного числа.Входное число, выраженное параллельным прямым кодом, записывается во входном регистре 1. С выхода регистра 1 сигналы всех разрядов поступают на первую группу коммутаторов 2 и блок 4 управления, с помощью которых осуществляется нормализация входного числа. При четном числе равных нулю старших разрядов мантиссы входного числа (или в слу" чае, когда старший разряд числа равен логической 1" старший разряд числа, снимаемого с выхода первого коммутатора 2 первой группы, который соединен со старшим разрядом первого сомножителя умножителя 5, равен логической "1". При нечетном1136155 1 О при О, 11111 1 А 41,числе равных нулю старших разрядов мантиссы входного числа сигнал, сни маемый с выхода первого коммутатора 2 первой группы, равен нулю.Таким образом, при входном числе больше 0 нормализация приводит к тому, что на вход двух старших разрядов первого сомножителя умножителя 5 поступает либо комбинация 01, либо 1,l Управление коммутаторами осуществляется М-разрядным кодом М С Зов -- 1, который вырабатываИется блоком 4 управления,В результате нормализации на входы первого сомножителя умножителя 5подается число А, которое по. своейвеличине находится в пределах0,25 сАс 1,Старший разряд числа, снимаемого с первой группы коммутаторов 2; подается также на вход элемента НЕ 6, на вход пятого разряда второго сомножителя умножителя 5 и на третий.и седьмой входы. второго слагае;мого сумматора 7. На второй и шестой входы второго сомножителя умножителя 5, а также на шестой вход второго слагаемого сумматора 7 подаются с выхода элемента НЕ 6. Сигналы "Лог. 1" с шины. 8 подаются на35 первый и четвертый входы второго сомножителя умножителя 5 и второй, пятый и восьмой входы второго слагаемого сумматора 7. Все остальные входы умножителя 5 и сумматора 7 соединены с шиной 9 логического "0". В результате с выходов сумматора 7 снимается число, которое определяется следующими формулами, соответствующими линейно-ломаной аппрок симации: 19/64 + 53/64 А, при 1/4 Ас 1/2 ГА = 53/128 + 19/32 А, при 1/2 А 63/64 И127/128, при 63/644 А(1 или в двоичном коде: .0,000110 ++ 0,110101 А, при 0,011 АсО,0,0110101 + 1% щ + О,00110 А, при 0,14 А 40,111110,111111 при О,11114 А( Поскольку при АЪО, а, = 1,А при .0,01 ( А0,1 сн =О.Указанные формулы с учетом значений старшего разряда а входного1числа можно записать следующим образом: О, 01401 Эсс, + ГА = 0,1501 ас 1, А,при 0,014 А(0,111111 0,1111111Умножение нормализованного числа А на коэффициент О,а 01 аа произ 1 1 водится в умножителе 5, при этом инверсные значения старшего разряда числа АБ снимаются с выхода элемента НЕ 6. В сумматоре 7 осуществляется сложение числа О, ,01,а,а А с постоянным членом 0,01 аО Ьй,Многоразрядное число с выхода сумматора поступает на вторую группу коммутаторов 3, где осуществляется денормализация результата.При этом сдвиг вправо по отношению к запятой для выходного числа осуществляется на 1 разрядов, где 1 - количество пар нулевых старших разрядов входного числа.Управление коммутаторами 3 второй группы осуществляется тем же кодом управления, вырабатываемым блоком 4 управления, который используется для управления коммутаторов первой группы. Сигналы с выходов коммутаторов второй группы через элементы ИЛИ 11 подаются на выходной регистр 10, выходы которого являются выходами устройства. При равенстве всех значащих разрядов входного числа, поступающих на .входы блока 4 управления, нулю блок 4 управления вырабатывает специальный код, обеспечивающий получение нулевого результата на выходе устройства, для чего все восьмые входы коммутаторов 3 второй группы соединены с шиной логического "0".В том случае, когда первые шесть старших разрядов числа, снимаемого с коммутаторов 2 первой группы, и соединенные с входами элемента И 12, равны логической "1", на выходе элемента И 12 появляется логическая "1", которая через элементы ИЛИ 11 подается на вход регистра 10,1136155 и на выходных шинах устройства появляется число 0,1111111.Структура блока управления определяется по таблице состояний, ко торая приведена для случая 0=15 и связывает между собой значения разрядов входного и выходного слов блока управления. Набор Раз 123456789О11 212 131415 1 0 0 0 0 00 0 0 0 0 0 0 0 0 Х 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Х 1 0 0 0 0 00 0 0 0 0 Я 9 Х Х 1 0 0 0 0 0 0 0 00 Х Х Х 1 0 0 0 0 0 0 0 0 ХХХХ 1.0000.000 Х Х Х Х Х 1 0 0 0 0 0 0 Х Х Х Х Х Х 1 0 0 0 0 0 Х Х Х Х Х Х Х 1 0 0 0 0 Х Х Х Х Х Х Х Х 1 0 0 0 Х Х Х Х Х Х Х Х Х Х Х Х Х Х Х 1 0 0 Я Х Х Х Х Х Х Х Х Х Х Х Х Х 1 0 Х Х Х 0 0 0 1 1 0 0 0 0 1 1 1 1 1 В 1 0 1 1 1 1 1 1 1 1 0 0 0 в о о о 3 1 1 1 0 0 0 0 1 1 1 1 0 В таблице обозначены: а- ф. - разряды числа, поступающего на входы блока управления; В, - В - разряды кода управления, снимаемого с выходов блока управления; Х - знак, обозначающий, что в данном наборе соответствующий разряд входного числа может быть любым, т.е. равным 1 или О. Х Х 1 Х Х Х Х Х Х Х Х Х Х Х Х а, Х Х ЯЭ Х. Х Х ЯХ Х Х Исследования показывают, что наиболее простая структура блока управления, обеспечивающая наиболеевысокое быстродействие, получается 5 в том случае, когда выходные словаблока управления расписываются всоответствии с циклическим кодом(кодом Грея ). Из таблицы следуют следующие логические уравнения: 112 Э 4678Я 1 Я 23 Я 4(ФЧФ 6 ЧМ 1 Ч 435 Ч 84 ЧЯ ЧЦ ЧФ1 2 Э 46 Ч 8 9, 1 О и Я 11Э 1 ф 2 ОЭЧЯ ЧМ ЧЯ Ч 71 Я 474 4786 7 9 9 10Выходной код блока управления В В В поступает на управляющие входй коммутаторов.Введение в известное устройство первой и второй группы коммататоров, умножителя, сумматора и шести элементов И позволяет получить более высокое быстродействие. Результат в предлагаемом устройстве формируется за один такт, равный сумматору времени переходных процессов в блоках устройства. В известном резуль тат формируется .эа несколько тактов, при этом количество тактов прямо пропорционально разрядности аргумента.113 Ы 55 орректор Н. Король 6/36 Тираж 710ВНИИПИ Государственного комитета ССпо делам изобретений и открытий113035, Москва, Ж, Раушская наб. дписное Заказ 1 д,4/ ктная, 4 жгород, ул.Пр