Функциональный преобразователь

,80113615 4 (51) С 06 Р 7/544 ОПИСАНИЕ ИЗОБРЕТ ВТОРСНОМУ СВИДЕТЕЛЬСТВУ отрезка и зков до друго онцевыми точк лнительно сод иэ отрмеждуон долблок п ми отрезков,ржит четверт третью и ворота некто ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ(71) Белорусский ордена ТрудовогоКрасного Знамени государственныйуниверситет им. В.И.Ленина(56) 1. Авторское свидетельство ССУ 543943, кл. С 06 Р 15/32, 1977,2. Оранский А.М. Аппаратныеметоды в цифровой вычислительнойтехнике, Минск, иэд-во БГУ им.В.И.Ленина, 1977, с. 178-181.3, Авторское свидетельство СССРФ 924714, кл. С 06 Г 15/31, 1982(54) (57) 1. ФУНКЦИОНАЛЬНЬК ПРЕОБРАЗОВАТЕЛЬ, содержащий первый, второйи третий блоки поворота вектора,информационные входы которых являются соответственно первой, второйи третьей группами входов операндовпреобразователя, два элемента И,вычитатель, блок управления, содержащий вычитатель аргумента, счетчикдва триггера,пять элементов И,первый и второй коммутаторы, первыйи второй компараторы, первый, второии третий элементы ИЛИ и элемент НЕ,о т л и ч а ю щ и й с я тем, что, сцелью расширения функциональныхвозможностей путем дополнительноговычисления координат точки пересечения двух отрезков на плоскости ирасстояний от концевых точек одного четвертую группу элементов И, второй вычитатель, первый и второй множительно-делительные блоки, а,в блок управления введены второй вычитатель аргумента, две группы элементов И, третий коммутатор, три триггера, распределитель импульсов, пять элементов И и два элемента ИЛИ, причем в блоке управления единичный выход первого триггера соединен с первым входом первого элемента ИЛИ, вторым входом первого элемента И и первыми управляющими входами первого и второго коммутаторов, вторые управляющие входы первого и второго коммутаторов соединены с управляю- е щими входами элементов И первой и второй групп, единичным выходом третьего триггера, вторым входом десятого элемента И и вторым входом Ъаав первого элемента ИЛИ, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с тактовым входом преобра 9 аай эователя и с первым входом третьего элемента И, второй вход которого. .соединен с единичным выходом четвер- ф 1 того. триггера, нулевой вход которого фф соединен с единичным входом первого, СЛ нулевыми входами второго, третьего 4 Ь и пятого триггеров и установочным входом преобразователя, выход треть. его элемента И соединен с управляющим входом распределителя импульсов, первый выход которого соединен с первыми входами второго и третьего элементов ИЛИ и первым управляющим входом третьего коммутатора, второй управляющий вход которого соединен с первыми входами четвертого и пято го элементов И, вторым входом третье 1136541920тов и узлов по сравнению с известными при примерно одинаковом быстродействии их. Действительно, предла гаемое устройство содержит 76 элементов и узлов, причем маскималь ное время всех функциональных преобразований равно 7 О:(2 ь+5 Т. Вто же время для решения этих задач с по" мощью вычислителя, содержащего два устройства для .вычисления расстоя ния между точкой и отрезком, устройство для решения системы линейных алгебраических уравнений и четыре умножителя для вычисления свободных членов С, и С уравнений потребует ся не менее, чем 112 элементов и узлов, а время вычислений равно ь.=(2 и +4)Т. Для повышения надежнос-. ти и расширения класса решаемых систем линейных алгебраических урав нений в соответствующее устройство необходимо вводить дополнительно блоки и узлы 1 блоки сравнения,% регистры, сумматоры-вычитатели и др.), что еще более усложняет известные устройства по сравнению с предлагаемым.Помимо укаэанных операций, предлагаемое устройство можно использовать для одновременного вычисления расстояний между концевыми точками отрезка и прямой и выполнения множительно-делительных операций. Устройство также позволяет реализовать конвейерный принцип вычислений расстояний между концевыми точками одного из отрезков и вторым отрезком и координат точки пересечения отрезков, если заранее известно, что проекции точек одного из отрезков на второй отрезок лежат между его концевыми точками, так как в этом случае нет необходимости проводить второй итерационный цикл в блоках поворота векторов. В этом случае. время решения задачи равно Т =. (о+4)Т, т.е, примерно в 2 раза меньше по сравнению с известным.го элемента ИЛИ и вторым выходомраспределителя импульсов, третийвыход которого соединен с единичнымвходом третьего и нулевым входомчетвертого триггеров, нулевой входпервого триггера соединен с единичным входом четвертого триггера, первым входом шестого элемента И и выходом седьмого элемента И, входыкоторого соединены с соответствующими выходами разрядов счетчика,выход переполнения которого соединенс вторым входом шестого элемента И,выход которого соединен с вторымвходом второго элемента ИЛИ и нулевым входом третьего триггера, выходтретьего коммутатора соединен спервыми информационными входамипервого и второго компараторов,первые выходы результатов сравненияоперандов которых соединены соответственно с первым и вторым входамивосьмого элемента И соответственно,выход которого соединен с первымвходом четвертого элемента ИЛИ,второй вход которого соединен свыходом девятого элемента И, первыйи второй входы которого соединеныс вторыми выходами результатов сравнения операндов соответственнопервого и второго компараторов, управляьщие входы которых соединеныс выходом третьего элемента ИЛИ,выход четвертого элемента ИЛИ соединен через элемент НЕ с вторымивходами четвертого и пятого элементов И, выходы которых соединены сединичными входами второго и пятоготриггеров соответственно, первый ивторой входы пятого элемента ИЛИсоединены с выходами первого и.десятого элементов И соответственно,первые входы которых соединены свыходами первого и второго вычитателей аргумента соответственно,первые входы операндов которых соединены с выходом первого коммутатора и выходами элементов И первойгруппывторые входы операидов первого и второго вычитателей аргументасоединены с выходом второго коммутатора и выходами элементов И второй группы соответственно, выходвторого элемента И соединен с управляющим входом счетчика, информационный вход четвертого блока поворотавектора соединен с четвертой группойвходов операндов преобразователя,первая группа выходов операндов четвертого блока поворота векторасоединена с информационными входами.элементов И третьей группы, управляющие входы которых соединены свыходом второго элемента ИЛИ блокауправления и управляющими входамиэлементов И четвертой группы преобразователя, информационные входы которых соединены с первой группойвыходов операндов блока поворотавектора и первым информационнымвходом первого коммутатора блока управления, второй информационныйвход первого коммутатора блокауправления соединен с вторым входомпервого компаратора блока управления и второй группой выходов операндов второго блока поворота вектора,первая группа выходов операндов которого соединена с первым информационным входом второго коммутатораблока управления и информационнымивходами элементов И пятой группы,управляющие входы которых соединеныс выходом второго элемента ИЛИ блокауправления и управляющими входамиэлементов И шестой группы преобразователя, информационные входы которых .соединены с первой. группой выходовоперандов третьего блока поворотавектора, вторая группа выходов операндов которого, соединена с вторыминформационным входом второго коммутатора блока управления и первыминформационным входом третьего коммутатора, второй информационныйвход которого соединен с вторымивходами элементов И первой группыи, второй группой выходов операндовчетвертого блока поворота вектора, вторая группа выходов операндов первого блока поворота вектора соединена с первыми входами элементов И второй группы и вторым информационным входом второго компаратора, выход пятого элемента ИЛИ блока управления соединен с первыми управляющими входами первого и четвертого блоков поворота вектора, вторые управляющие входы которых соединены с выходом второго элемента И блока управления, первыми управляющими входами первого и второго мнЬжитель= но-делительных блоков и вторыми управляющими входами второго и третьего блоков поворота вектора преобразователя, первые управляющие входы которых соединены с выходами первого вычитателя аргумента блока управ11 1615 ч ления, второй выход распределителя импульсов блока управления соединен с вторыми управляющими входами первого и второго множительно-дели- тельных блоков, третьи управляющие входы которых соединены с четвертым выходом распределителя импульсов блока управления, выход шестого элемента И блока управления соединен с четвертыми управляющими входа. ми первого и второго множительноделительных блоков, выходы которых соединены соответственно с пятой и шестой группами выходов преобразова. теля, выходы элементов И третьей и четвертой групп соединены соответственно с входами первого и второго операндов первого вычитателя, выход которого соединен с второй группой выходов преобразователя и с первыми информационными входами первого и второго множительно-делительных блоков, вторые информационные входы которых соединены с выходом второго вычитателя, входы первого и второго операндов которого соединены с выходами элементов И пятой и шестой групп соответственно, выходы второго вычитателя соединены с первой группой выходов преобразователя, третьи информационные входы первого и второго множительно-делительных блоков соединены с третьей группой входов операндов преобразователя, четвертая группа входов операндов соединена с четвертыми информационными входами первого и второго множительно-делительных блоков.2. Преобразователь по и. 1, о тл и ч а ю щ и й с я тем, что каждый множительно-делительный блок содер-. жит первый, второй и третий коммутаторы, первый и второй регистры сдвига,первый и второй сумматоры - вычитатели, причем первый информационный вход первого коммутатора соединен с первым информационным входом . второго коммутатора и первым информационным входом множительно-делитель 1Изобретение относится к цифровой вычислительной технике и может быть использовано для аппаратной реалиного блока, первый управляющий входкоторого соединен с управляющимивходами первого и второго регистровсдвига, разрядные выходы которыхсоединены с первыми входами операндов соответствующих сумматоров -вычитателей, вторые входы операндовкоторых соединены с первыми выходамисоответствующих коммутаторов, вторыевыходы которых соединены с разрядными входами соответствующих регистровсдвига, выходы первого и второгосумматоров-вычитателей соединены свторыми информационными входамисоответствующих коммутаторов,выход знакового разряда первогосумматора-вычитателя соединен с управляющим входом третьего коммутатора, выход которого соединен сознаковыми входами первого и второгосумматоров-вычитателей, второй управляющий вход множительно-делительногоблока соединен с первым информационным входом третьего коммутатора ипервыми управляющими входами первогои второго коммутаторов, вторыеуправляющие входы которых соединеныс третьим управляющим входом множительно-делительного блока и вторыминформациоиным входом третьего коммутатора, третий информационный входкоторого соединен с третьим управляющим входом второго коммутатора и.четвертым управляющим входом множительно-делительного блока, второйинформационный вход которого соединен с третьим информационным входомвторого коммутатора, третий информационный выход которого соединен сразрядными входами первого регистрасдвига, третий и четвертый информационные входы множительно-делительного блока соединены с третьими ичетвертыми информационными входамисоответственно первого и второгокоммутаторов, информационный выходвторого сумматора-вычитателя соединен с выходом множительно-делительнбго блока. 2зации вычисления координат точки пересечения двух отрезков на плоскости, заданных в декартовой системеВ Х+ 6 у+С:О2 г ггде А ,В;, С; 11 =1,21 - коэффициентыуравнений отрезков:А х+В;у +С=О Е 1 З,Однако устройство не обеспечивает вычисления расстояний от концевых точек одного из отрезков до второго отрезка и между концевыми точками отрезков, т,е. вычисления функций видаА х+6 3+С2 З гЮ г2+2 902 1 г.: 1=1,2; к=3,4)у.евых точек отрезка ох.звестно т оординаты 5 гд ко пр з устройстида4 С акже цифровое ения функций выч о- содержащее сдвиговые регистИЧЭры исумматоры-вычитатели Г 23.Однако зто устройство не предна - начено для вычисления координат точки пересечения двух отрезков, задан ных в декартовой системе координат, и расстояний между концевыми точками одного из отрезков и вторым отрезком, а также между концевыми точками 3 а отрезков. Наиболее техническо циональныйк изобретению пои является функователь для выиа плоскостиотаданных в декаринат, содержащийетий блоки повоРуппы элементов лизкимсущнос реобра числения расстояниточки до отрезка,товой системе коорпервый, второй и трота вектора, две 5 3 11361 координат, и вычисления расстояний от концевых точек одного из отрезков до второго отрезка, а также между концевыми точками отрезков,ИЗвестно цифровое устройство для решения системы линейных алгебраических уравнений, содержащие сдвиговые регистры, одноразрядные сумматоры-вычитатели, реверсивные счетчики, блоки анализа и логические элементы И и ИЛИ. Устройство осуществляет вычисление координат ( д1 ) точки пересечения двух отрезков, заданных в декартовой системе координат в випе системы уравнений:АХ+ Ву+ С =0 54 4И, вычитатель и блок управления, содержащий вычитатель аргумента, счетчик, два триггера, пять элементов И, два коммутатора, два компаратора, три элемента ИЛИ и элемент НЕ, причем первый и второй управляющие входы коммутаторов соединены с выходами первого и второго триггеров соответственно и входами первого элемента ИЛИ, выход которого соеди" нен с первым входом первого элемента И,второй вход которого является входом тактовых импульсов преобразователя, выход первого элемента И соединен с входом счетчика, выходы разрядов которого через второй элемент И соединены с управляющим входом первого и второго компараторов, первым входом второго триггера и первым входом третьего элемента И, второй вход которого соединен с выходом переполнения счетчика, выход третьего элемента И соединен с первым входом первого триггера и первым входом второго элемента ИЛИ, второй вход которого соединен с выходом третьего элемента ИЛИ, входы которого соединены с выходами четвертого и пятого элементов И, входы четвертого элемента И соединены с первыми выходами компараторов, входы пятого элемента И соединены с вторыми выходаМи компараторов, выход третьего элемента ИЛИ через элемент НЕ соединен с вторым входом первого триггера, установочный вход которого соединен с входом пуска преобразователя и установочным входом второго триггера, выходы коммутаторов соединены с входами вычитателя аргументов, причем информационные входы первогс, второго и третьего блоков поворота вектора являются соответственно первой, второй и третьей группами входов преобразователя, первая и вторая группы выходов первого блока поворота вектора соединены с входами первого коммутатора, первая и вторая группы выходов третьего блока поворота вектора соединены с первыми входами первого компаратора и второго коммутатора; вторые входы которых соединены с второй группой выходов второго блока поворота вектора и первыми входами второго компаратора,Фвторые входы которого соединены с второй группой выходов первого блока поворота вектора, выход первого триггера является выходом преобразователя, выходы первого элемента И и вычитателя аргументов соединены соответственно с первыми и вторыми управляющими входами блоков поворота 5 .вектора, выход второго элемента ИЛИ соединен с управляющими входами элементов И первой и второй групп, вторые входы элементов И которых соединены соответственно с вторыми 10 выходами второго и третьего блоков поворота вектора, выходы элементов И первой и второй групп соединены с первыми и вторыми входами вычита-. теля, выход которого является выхо дом преобразователя.Каждый блок поворота вектора .содержит два коммутатора, два регистра сдвига и два сумматора-вычитателя, причем первые входы коммутаторов 20 являются информационными входами блока поворота вектора, первый и второй управляющие входы которого соединены соответственно с управляющими входами регистров сдвига и вхо дами управления режимом сумматороввычитателей, выходы которых являются первой и второй группами выходов блоков поворота вектора и соединены с вторыми входами соответствующих . коммутаторов, выходы которых соединены с входами соответствующих регистров сдвига и первыми входами соответствующих сумматоров-вычитателей, вторые входы которых соединены35 с выходами разноименных регистров сдвига 33. Однако в известном устройстве отсутствует возможность вычисления40 координат точки пересечения двух отрезков на плоскости и одновременного вычисления расстояний от концевых точек одного из отрезков до второго отрезка.Цель изобретения - расширение функциональных возможностей путем дополнительного вычисления координат точки пересечения двух отрезков на плоскости и расстояний от конце 50 вых точек одного из отрезков до другого отрезка и между концевыми точками отрезков.Поставленная цель достигается тем, что функциональный преобразователь, содержащий первый, второй . и третий блоки поворота вектора, информационные входы которых являются соответственно первой, второй и третьей группами входов операндовпреобразователя, два элемента И,вычитатель, блок управления, содержащий вычитатель аргумента, счетчик,два триггера, пять элементов И, первый и второй коммутаторы, первый ивторой компараторы, первый,. второйи третий элементы ИЛИ и элемент НЕ,.дополнительно содержит четвертыйблок поворота вектора, третью ичетвертую группы элементов И, второйвычитатель, первый и второй множительно-делительные блоки, а в блокуправления введены второй вычитательаргумента,. две группы элементов И,третий коммутатор, три триггера, рас.пределитель импульсов, пять элементов И и два элемента ИЛИ, причем вблоке управления единичный выходпервого триггера соединен с первымвходом первого, элемента ИЛИ, вторымвходом первого элемента И и первымиуправляющими входами первого и второго коммутаторов, вторые управляющие входы первого и второго коммутаторов соединены с управляющимивходами элементов И первой и второйгрупп, единичным выходом третьеготриггера, вторым входом десятогоэлемента И и вторым входом первогоэлемента ИЛИ, выход которого соединен с первым входом второго элемента И, второй вход которого соединенс тактовым входом преобразователяи с первым входом третьего элементаИ, второй вход которого соединен сединичным выходом четвертого триггера, нулевой вход которого соединен с единичным входом первого,нулевыми входами второго, третьегои пятого триггеров и установочнымвходом преобразователя, выход треть.его элемента И соединен с управляющим входом распределителя импульсов,первый выход которого соединен спервыми входами второго,и третьегоэлементов ИЛИ и первым управляющимвходом третьего коммутатора, второйуправляющий вход котороГо соединенс первыми входами четвертого ипятого элементов И, вторым входомтретьего элемента ИЛИ и вторым выхо"дом распределителя импульсов, третийвыход которого соединен с единичнымвходом третьего и нулевым входомчетвертого триггеров, нулевой входпервого триггера соединен с единичным входом четвертого триггера,первым входом шестого элемента И и11361 15 7выходом седьмого элемента И, входы которого соединены с соответствующи- ми выходами разрядов счетчика, выход переполнения которого соединен с вторым входом шестого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ и нулевым входом третьего триггера, выход третьего коммутатора соединен с первыми информационными входами первого и 1 О второго компараторов, первые выходы результатов сравнения операндов которых соединены соответственно с первым и вторым входами восьмого элемента И соответственно, выход которого соединен с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом девятого элемента И, первый и второй входы которого соединены с вторыми 2 О выходами результатов сравнения операндов соответственно первого и вто" рого компараторов, управляющие входы которых соединены с выходом третьего элемента ИЛИ, выход четвертого 25 элемента ИЛИ соединен через элемент НЕ с вторыми входами четвертого и пятого элементов И выходы которых соединены с единичными входами второго и пятого триггеров соответствен- ЗО но, первый и второй входы пятого элемента ИЛИ соединены с выходами первого и десятого элементов И соответственно, первые входы которых соединены с выходами, первого и второго вычитателей аргумента соответственно, первые входы операндов кото- . рых соединены с выходом первого коммутатора и выходами элементов И первой группы, вторые входы операндов первого и второго вычитателей40 аргумента соединены с выходом второго коммутатора и выходами элементов И второй группы соответственно, выход второго элемента И соединен с управляющим входом счетчика,информа 45 ционнь 1 й вход четвертого блока поворота вектора соединен с четвертой группой входов операндов преобразователя, первая группа выходов операндов четвертого блока поворота вектора соединена с информационными входами элементов И третьей группы, управляющие входы которых соединены с выходом второго элемента ИЛИ блока управления и управляющими входами 55 элементов И четвертой группы преобразователя, информационные входы . которых соединены с первой группой 548выходов операндов блока поворота век.тора и первым информационным входом первого коммутатора блока управле-. ния, второй информационный вход первого коммутатора блока управлениясоединен с вторым входом первогокомпаратора блока управления и второй группой выходов операндов второго блока поворота вектора, перваягруппа выходов операндов которогосоединена с первым информационнымвходом второго коммутатора блокауправления и информационными входами элементов И пятой группы, управляющие входы которых соединены свыходом второго элемента ИЛИ блокауправления и управляющими входамиэлементов И шестой группы преобразователя, информационные входыкоторых соединены с первой группойвыходов операндов третьего блокаповорота вектора, вторая группавыходов операндов которого соединена с вторым информационным входомвторого коммутатора блока управления и первым информационным входомтретьего коммутатора, второй информа-.ционный вход которого соединен свторыми входами элементов И первойгруппы и второй группой выходовоперандов четвертого блока поворота вектора, вторая группа выходов операндов первого блока поворота вектора соединена с первыми входами элементов И второй группы и вторым информационным входом второго компаратора, выход пятого элемента ИЛИ блока управления соединен с первыми управляющими входами первого и четвертого блоков поворота вектора, вторые управляющие входы которых соединены с выходом в горого элемента И блока управления, первыми управляющими входами первого и второго множительно-делительных блоков и вторыми управляющими входами второго и третьего блоков поворота вектора преобразователя первые управляющие входы которых соединены с выходами первого вычитателя.аргумента блока управления, второй выход распределителя импульсов блока управления соединен с вторыми управляющими входами первого и второго множительноделительных блоков, третьи управляющие входы которых соединены с четвертым выходом распределителя импульсов блока управления, выход шестого элемента И блока управлениясоединен с четвертыми управляющими входами первого и второго множительно-делительных блоков, выходы которых соединены соответственно с пятой и шестой группами выходов 5 преобразователя, выходы элементов И третьей и четвертой групп соединены соответственно с входами первого и второго операндов первого вычитателя, выход которого соединен с 1 О второй группой выходов преобразователя и с первыми информационными входами первого и второго множитель- но-делительных блоков, вторые информационные входы которых соединены с 15 выходом второго вычитателя, входы первого и второго операндов которого соединены с выходами элементов И пятой и шестой групп соответственно, выходы второго вычитателя соединены 20 с первой группой выходов преобразователя, третьи информационные входы первого и второго множительно-дели- тельных блоков соединены с третьей группой входов операндов преобразо вателя, четвертая группа входов операндов соединена с четвертыми информационными входами первого и второго множительно-делительных блоков.При этом каждый множительно-дели- З 0 .тельный блок содержит первый, второй и третий коммутаторы, первый и второй регистры сдвига, первый и второй сумматоры-вычитатели, причем первый информационный вход первого коммутатора35 соединен с первым информационным входом второго коммутатора и первым информационным входом множительноделительного: блока, первый управляющий вход которого соединен с управляющими входами первого и второго регистров сдвига, разрядныевыходы которых соединены с первыми входами операндов соответствующих сумматоров-вычитателей,вторыевходы операнддв которых соединены с первыми выходами соответствующих коммутаторов, вторые выходы которых соединены с разрядными входами соответствующих регистров сдвига, выходы50 первого и второго сумматоров-вычитателей соединены с вторыми информационными входами соответствующих коммутаторов, выход знакового разряда первого сумматора-. вычитателя соединен с управляющим входом третьего коммутатора 1 выход которого соединен со знаковыми входами первого и второго сумматоров-вычитателей, второй управляющий вход множительно-дели- тельного блока соединен с первым информационным входом третьего коммутатора и первыми управляющими входами первого и второго коммутаторов, вторые управляющие входы которых соединены с третьим управляющим входом множительно-делительного блока и вторым информационным входом третьего коммутатора, третий информационный вход которого соединен с третьим управляющим входом второго коммутатора и четвертым управляющим входом множительно-делительного блока, второй информационный вход которого соединен с третьим информационным входом второго коммутатора, третий информационный выход которого соединен с разрядными входами первого( регистра сдвига, третий и четвертый информационные входы множительноделительного блока соединены с третьими и четвертыми информационными входами соответственно первого и второго коммутаторов, информационный выход второго сумматора-вычитателя соединен с выходом множительно-делительного блока.На фиг, 1 представлена блок-схема преобразователя; на фиг. 2 - блок/схема множительно-делительного блока; на фиг. 3 - блок-схема блока управления.Функциональный преобразователь содержит блоки 1 - 4 поворота векторов, блок 5 управления, группы элементов И б - 9, вычитатели 1 О и 11, множительно-делительные блоки 12 и 13, информационные группы входов 14 - 21 преобразователя, выходы 22 - 27 результатов преобразователя.Каждый множительно-делительный блок содержит регистры 28 и 29 сдвига, коммутаторы 30 и 31, сумматорывычитатели 32 и 33, коммутатор 34 режима сумматоров-вычитателей, информационные группы входов 35 - 38, управляющие входы 39-42.Блок 5 управления содержит вычитатели 43 и 44 аргумента, коммутаторы 45 - 47, компараторы 48 и 49, группы элементов И 50 и 51, счетчик 52, распределитель 53 импульсов, триггеры 54 - 58, элементы И 59 - 68, элементы ИЛИ 69 - 73, элемент НЕ 74, входы 75 - 82, выходы 83 - 91.ми сумматоров-вычитателей блоков 1-4 поворота векторов; прерывание итерационного процесса; разрешение прохожденияинформации с выходов блоков поворота векторов на вычитатели 10 и 11, с вычитателей на множительно-делительные блоки 12 и 13 и с входов преобразователя на множительно-делительные блоки;указатели, что вычисляется расстояние от концевых точек одного из . отрезков до второго отрезка или до концевых точек второго отрезка.Блок управления работает следующим образом. 10 15 По сигналу Пуск, поступающему .на вход 82, триггер 54 устанавливает ся в единичное состояние, а триггеры 55 - 58 устанавливаются в нулевое 20 состояние. При этом координаты точек М ,М, Мэ и М+ заносятся в блоки поворота векторов. Триггер 54 разрешает через элемент ИЛИ 69 прохождение синхро-импульсов с входа 25 81 через элемент И 59 на счетчик 52 шагов и через выход 85 на шину прерывания итерационного процесса. Это приводит к возникновению итерационного процесса поворота векторов в блоках поворота векторов, Информация к .и х 1. с выходов соответЭд Ф,1ствующих блоков поворота векторов через входы 77 и 79 и коммутаторы 46 и 45 управляемые триггером 54, поступает на входы вычитателя 43. На35 выходе знакового разряда вычитателя 43 формируется сигнал управления знаком сумматоров-вычитателей блоков поворота векторов, который через40 выход 84, а также через элемент И 68,ээлемент ИЛИ 73 и выход 83 поступает на блоки поворота векторов. После проведения и итерационных шагов на элементе й 60 формируется сигнал,45 который устанавливает триггер 54 в нулевое состояние, а триггер 56 - в единичное состояние. В результате этого синхроимпульсы с входа 81 через элемент И 62 поступают на вход распределителя 53 импульсов, Первый из них через элемент ИЛИ 70 поступает на выход 89 и разрешает прохождение информации с выходов блоков поворота векторов на вычитатели преобразователя. Этот же импульс, разрешает. про хОждение информации уэ 1 у,1 1( 1 с входов 80 и 76 и информации с входов 78 через коммутатор 47 на комиараторы 48 и 49. Состояние выходов компараторов 48 и 49У ЪЧ;У СУ 1,0.1 3(н1(бЭ(П 1(П4,в(3.уанализируется элементами И 63 и 64 и элементом ИЛИ 71,Если не выполняется условие у 1 4 у 1 1 )у 4 д 1то на выходе элемента НЕ 74 формируется сигнал, устанавливающий через элемент И 65 триггер 57 в единичное состояние и на выходе 88 формируется сигнал, указывающий, что вычисляется расстояние от одной из концевых точек (точки М,)одного из отрезков (отрезка ММ )до одной из концевых точек(точки Мэ)второго отрезка (М М,). Если условие у ф уЭ(-1(й4,Н выполняется, то триггер 57 остаетСя в нулевом состоянии.Второй синхроимпульс с выхода распределителя 53 имдульсов через выход 90 разрешает прохождение информации 2 22 с выходов вычитателей функционального преобразователя и информации х Х у у с его входов на множительно-делительные блоки и одновременно устанавливает соответствующий режим работы сумматоров-вычитателей множительно-делительных блоков. Этот же синхроимпульс разрешает прохождение информации Уэ и У( с входов 80(и 76 и информации У 2 , с Входов 751через коммутатор 47 на компараторы 48 и 49. Состояние выходов компараторов 48 и 49У 4 У2(бЭ, н2,0-1 3(0-1 ((у2, О- Ф,-1Я,-1 Ф, -1 анализируется элементами И 63 и 64 и элементом ИЛИ 71. Если не выполняется условие уэу )уЭР-2,РС то на выходе элемента НЕ 74 формируется сигнал, устанавливающий через элемент И 66 триггер 58 в единичное состояние и на выходе 87. формируется сигнал, указывающий, что вычисляется расстояние от второй концевой тОчки М Отрзка М 1 М ДО второй концевой точки М отрезка МЭМИ. Если Условие Уэ Ъ.1( У 2 д,У 1 выполня ется,то триггер 58 остается в нулевом состоянии,Третий синхроимпульс с выхода распределителя 53 импульсов через выход 9 управляет выполнением опе