Устройство для обмена данными в многопроцессорной вычислительной системе

СООЗ СОВЕТСКИХсвелааттРЕСПУБЛИК 4( ГОСУДАРСТВЕННЫЙ К ПО ДЕЛАМ ИЗОБРЕТЕН ТЕТ СССРИ ОТКРЫТЮ ИСАНИЕ ИЗОБРЕ СТВУ К АВТОРСКОМУ СВИД(56) 1. Авторское свидетельство СВ 736086, кл. Г 06 Р 3/041978.2. Авторское свидетельство СССВ 615472, кл. С 06 Р 3/04, 1976.3. Авторское свидетельство СССР 911498, кл. Г 06 Р 3/04, 1978.4. Авторское свидетельство СССР 941979, кл. С 06 Р 3/04, 1980(54) (57) УСТРОЙСТВО ДЛЯ ОБМЕНА ДАННЫМИ В МНОГОПРОЦЕССОРНОЙ ВЫЧИСЛИТЕЛЬ НОЙ СИСТЕМЕ, содержащее группу блоков хранения сообщений, коммутатор записи, коммутатор обращения, первый коммутатор адреса, выходной коммутатор, входной коммутатор, счетчик адреса, причем первая группа инфор-, мационных входов-выходов блоков хранения сообщений группы соединена с первой группой информационных входов-выходов выходного коммутатора и с группой информационных входов- выходов устройства, первая группа информационных входов первого коммутатора адреса является первой группой адресных входов устройства, первые управляющие входы коммутаторов записи и обращения, образуют соответствующие. группы управляющих входовустройства, группа выходов коммутатора записи соединена с соответствующими входами управления записи бло,.80, 1136143 А ков хранения сообщений группы, группа выходов коммутатора обращений соединена с соответствующими входами обращения блоков хранения сообщений группы, первая и вторая группы выходов первого коммутатора адреса соединены соответственно с первой и второй группами адресных входов блоков хранения сообщений группы, о т л ич а ю щ е е с я Фем, что, с целью повышения быстродействия, в него введены постоянная память команд, блок буферной памяти, оперативный заломи" нающий блок контроллера, центральный оперативный запоминающий блок, блок управления обменом, блок счетчиков, Я второй коммутатор адреса, сумматор, регистр косвенного адреса регистр исполнительного адреса, блок магистральных элементов, первый, второй и третий магистральные элементы, причем вторая группа информационных входов-выходов блоков хранения сооб:щений группы соединена с группой информационных входов-выходов соответствующего периферийного процессора, группа адресных входов центрального оперативного запоминающего блока сое- ф динена с группой выходов блока магистральных элементов и образует вторую группу адресных входов устройства, вход обращения центрального оперативного запоминающего блока соединен с выходом первого магистрального элемента и является входом обращения устройства, первый и второй входы записи центрального оперативного магистральных элементов соответственно и образуют вход записи устройства, вход пуска блока управления обменом является одноименным входом устрой 1136143управляющих выходов блока 6, инфор.мационный вход 81 магистрального элемента 19, информационный вход 82,магистрального элемента 20, информационный вход 83 магистрального эле" 5мента 21, управляющий вход 84 коммутатора 13,Блок 6 управления обменом. (Фиг. 2) содержит узел 85 памятимикрокоманд, узел 86 дешифраторовуправления счетчиками, узел 87 коммутации внешних запоминающих блоков (ЗБ), регистр 88 адреса, регистр 89 микрокоманд, коммутатор 90адреса, коммутатор 91 управляющихсигналов, мультиплексор 92, дешифратор 93 записи, дешифратор 94 управления обращением, генератор 95 тактовых импульсов, триггер 96 пуска, пятый элемент И 97, четвертый элемент И 98, первый элемент И 99, второй элемент И 100, третий элемент И 101, информационный вход 102узла 87, выход 103 микрооперации"Конец команды", выход 104 микрооперации "Конец работы блока 6", выход 105 микрооперации "Разрешениезаписи", выход 106 микрооперацииуправления обращением, вторую группу выходов 107.1-107.5, первую 30группу выходов 108.1-108.5 регистра 89 команд, информационный вход 109узла 86 управления счетчиками, группу выходов 110.1-110.4 генератора 95 тактовых импульсов.35Блок 5 хранения сообщений (фиг.3)содержит первый 111 и второй 112блоки приема сообщений, третий 113,четвертый 114, первый 115 и второй 116 коммутаторы сообщений, первый 117, второй 118, четвертый 119и третий 120 блоки магистральных элементов, разряды 121.1-121.5 группы 46 управляющих входов блока 5.Первая группа 69 адресных входов 45блока 5 подключена к группе адресныхвходов второго блока 112 приема сообщений, вторая группа 70 адресныхвходов блока 5 подключена к группеадресных входов первого блока 111 . 50приема сообщений, группа информационных входов-выходов которого соединена с первыми информационными входами первого 115 и второго 116 коммутаторов сообщений и с выходом 55первого блока 117 магистральных элементов, группа входов-выходов второго блока 112 приема сообщений соединена с вторыми информационными входами первого 115 и второго 116 коммутаторов сообщений и с выходом второго блока 118 магистральных элементов. Первая группа 28 информационных входов-выходов блока 5 соединена с первыми информационными входами третьего 113 и четвертого 114 коммутаторов сообщений и с выходами третьего блока 120 магистральных элементов, вторая группа 27 информационных входов-выходов блока 5 соединена с вторыми информационными входами третьего 113 и четвертого 114 коммутаторов сообщений и с выходами четвертого блока 119 магистральных элементов. Выходы первого 115, второго 116, третьего 113 и четвертого 114 коммутаторов сообщений соединены соответственно с входами четвертого 119, третьего 120, первого 117, второго 118 блоков магистральных элементов.Первый 121.1, второй 121.2, третий 121,3, четвертый 121,4 и пятый 121.5 разряды группу управляющих входов блока 5 соединены соответственно с управляющими входами первого 117, второго 118 и четвертого 119 магистральных элементов, первого 115 и третьего 113 коммутаторов сообщений и второго 116 и четвертого 114 коммутаторов сообщений, управляющий вход 47 блока 5 соединен с управляющим входом третьего блока 120 магистральных элементов.Входы обращения блоков 111 и 112 приема сообщений соединены с двух- разрядным входом 68 обращения блока 5, а входы записи этих блоков - с двухразрядным входом 48 управления записью блока 5.Блок 7 счетчиков (фиг. 4) содержит счетчик 122 адреса ПЗБ команд, счетчик 123 адреса ОЗБ контроллера, счетчик 124 адресации сообщений, группу счетчиков 125,1-125.8 управления обменом, первый 126 и второй 12 регистры, синхронизирующий 128.1 и счетный 128.2 входы счетчика 122, синхронизирующий 129.1 и счетный 129.2 входы счетчика 123, синхронизирующий 130.1 и счетный 130.2 входы счетчика 124, группу синхронизирующих 131.1-131, и группу счетных 132.1-132.1 входов группы счетчиков 125.1-125.1, синхронизирующий вход 133 регистра 126 и син45 хронизирующий вход 134 регистра 127, выход 135.1 первого разряда и вы, ход 135.2 второго разряда регистра 127. Группа 58 информационных входов блока 7 счетчиков подключена 5 к информационным входам счетчика 122 адреса ПЗБ команд, счетчика 123 адреса ОЗБ контроллера, счетчика 124 адресации. сообщений, счетчиков 125,1- 25.1 управления обменом, первого 126 ц и второго 127 регистров. Выхо-. ды 135.1 и 135.2 второго регистра 127 образуют третью группу 50 выходов блока 7 счетчиков. Первый разряд группы 51 управляющих входов блока 7 соединен с синхронизирующим входом 128.1 счетчика 122, второй разряд - со счетным входом 128,2 счетчика 122, третий разряд - с синхронизирующим .129.1, четвертый разряд - 20 с счетным 129.2 входом счетчика 123, пятый разряд - с синхронизирующим 1.30, 1, шестой разряд - с счетным 130.2 входом счетчика 124, первая группа разрядов - с группой синхронизирующих входов 131.1- 131 Л, вторая группа разрядов - с группой счетных входов 132.1-132, группы счетчиков 125.1-125.1 управления обменом, седьмой и восьмой 30 разряды группы 51 входов блока 7 сое динены соответственно с синхронизирующими входами 133 и 134 регистров 126.и 127.Выходы счетчика 122 образуют шес- д тую группу 40 выходов блока 7, выходы счетчика 123 - пятуюгруппу 62 выходов блока 7, выходы счетчика 124 - четвертую группу 61 выходов блока 7, выходы переполнения о группы счетчиков 125.1" 125.1 образуют вторую группу 60 выходов блока 7, выходы регистра 126 - первую группу 59 вькодов блока 7.Коммутатор.9 записи (фиг. 5) содержит первую 136. 1-136.о и вторую 137.1-137.п группы коммутаторов, элемент И 138, первый о-й разряды 139.1-139.л группы 53 управляющих входов коммутатора 9 записи, б группу выходов 140,1-140.ь первой группы коммутаторов 136.1-136.п и группу выходов 14 1.1-141.о второй группы коммутаторов 137.1-137.п.Третий вход 66 коммутатора. 9. за- у писи соединен с управляющими входами коммутаторов 136.1-136.ь. первой и 137. 1-137;в второй групп, выходы 140.1, 1411-40.о, 141.п образу" ют соответственно группу выходов 48.1-48.ь коммутатора 9 записи, второй вход 55 коммутатора 9 записи соединен с первым входом элемента И 138, второй его вход соединен с первым входом 49 коммутатора 9 записи, выход элемента И 138 соединен с первыми информационными входами коммутаторов 136,1-136.л первой группы и вторыми информационными входами коммутаторов 137.1-137.п второй груп. пы первый разряд 139.1 группы 53 управляющих входов коммутатора 9 за- . писи соединен с вторым информационным входом коммутатора 136.1 первой группы и первым информационным входом коммутатора 137.1 второй группы, второй разряд 139.2 - с вторым информационным входом коммутатора 136.2 первой группы и первым информационным входом коммутатора 137.2 второй группы и т.д., и -й разряд 139.о группы 53 управляющих входов коммутатора 9 соединен с вторым информационным входом коммутатора 136.ь первой группы и с первым информационным входом ком-. мутатора 137.о второй группы.Коммутатор 10 обращения (фиг. 6) содержит первый 142 и второй 143 коммутаторы. Третий вход 66 коммутатора 10 обращения соединен с управляющими входами первого 142 и второго 143 коммутаторов, выходы которых образуют группу 68 выходов коммутатора 10 обращения. Второй вход 56 коммутатора 10 обращения соединен с первым информационным входом коммутатора 142 и вторым информационным входом коммутатора 143, первый вход 67 коммутатора 10 обращения соединен с вторым информационным входом коммутатора 142 и с первым информационным входом коммутатора 143.Коммутатор 11 адреса (фиг. 7) со" держит первую 144 и вторую 145 группы коммутаторов, Управляющий вход 66 .коммутатора 11 адреса соединен с управляющими входами первой 144 и второй 145 групп коммутаторов, группы выходов которых образуют соответственно вторую 70 и первую 69 группы адресных выходов коммутатора 11 адреса. Вторая группа 61 инфор мационных входов коммутатора 11 адреса соединена с первыми информационными входами первой группы 144 ком. мутаторов и с вторыми информацион 17 1136143ными входами второй группы 145 коммутаторов.Управляющий вход 66 коммутатора 11 адреса соединен с управляющими входами первой 144 и второй 145 групп ком мутаторов. Первая группа 34 информационных входов коммутатора 11 адреса соединена с вторыми информационными входами первой группы 144 коммутаторов и с первыми информационными вхо дами группы 145 коммутаторовВходной коммутатор 13 (фиг. 8) содержит первый 146, второй 147, третий 148 и четвертый 149 блоки магистральных элементов. Вторая груп па 75.1 входов-выходов входного коммутатора 13 образуется группами инФормационных входов первого блока 146 магистральных элементов и выходов второго блока 147 магистральных эле ментов. Третья группа 73;2 информационных входов-выходов входного коммутатора 13 образуется группами информационных входов четвертого блока 149 магистральных элементов и вы ходов третьего блока 148 магистральных элементов.Первая группа 75 входов-выходов входного коммутатора 13 образуется группами выходов первого 146 и 30 четвертого 149 блоков магистральных элементов и информационных входов второго 147 и третьего 148 блоков магистральных элементов.Управляющий вход первого блока 146 З магистральных элементов соединен с разрядом микрооперации приема старших разрядов управляющего входа 84 входного коммутатора 13. Управляющие входы второго 147 и третьего 148 блоО ков магистральных элементов соединены с разрядом микроонерации выдачи младших и старших разрядов управляющего входа 84 коммутатора 13. Управляющий вход четвертого блока 149 4 магистральных элементов соединен . с разрядом микрооперации приема младших разрядов управляющего входа 84 входного коммутатора 13.Выходной коммутатор 12 (Фиг. 9) содержит первый 150 и второй 151 блоки магистральных элементов. Первая группа 25 информационных входов- выходов выходного коммутатора 12 образуется группой выходов первого бло.5 ка 150 магистральных элементов и группой информационных входов второго блока 151 магистральных элементов. Вторая группа 64 информационных входов-выходов коммутатора 12 образуется группой выходов второго блока 151 магистральных элементов и группой информационных входов первого блока 150 магистральных элементов. Первый управляющий вход 71 выходного коммутатора 12 соединен с управляющим входом первого блока 150 магистральных элементов, Второй управляющий вход 72 выходного коммутатора 12 соединен с управляющим. входом второго блока 151 магистральных элементов.Узел 86 дешифраторов управления счетчиками (фиг, 10) содержит первый 152, второй 153, третий 154 и четвертый 155 дешифраторы, первый 156 и второй 157 элементы И, группу выходов 158.1-158.2 дешифратора 152, группу выходов 159.1- 159.2 дешифратора 153, группу выходов 160.1-160.2 дешифратора 154, первую 161.1-161,0 и вторую 162.1- 162.1 группу выходов дешифратора 155.Первая группа разрядов информационного входа 109 узла 86 дешифраторов управления счетчиками соединена с группой информационных входов первого дешифратора 152, вторая группа разрядов - с группой информационных входов второго дешифратора 153, третья группа разрядов - с группой информационных входов третьего дешифратора 154, четвертая группа разрядов - с группой информационных входов четвертого дешнфратора 155, пер,вый разряд - с первым входом первого элемента И 156, второй разряд - с первым входом второго элемента И 157. Первый управляющий вход 110.3 узла 86 дешифратора управления счетчиками соединен с вторыми входами первого 156 и второго 157 элементов И. Второй управляю-щий вход 110.4 узла 86 дешифраторов управления счетчиками соединен с управляющими входами дешифраторов 152-155. Выходы дешифраторов 152- 155 и элементов И 156 и 157 образуют группу 51 выходов узла 86 дешифраторов управления счетчиками.Коммутатор 91 управляющих сигналов (фиг. 11) содержит блок коммутаторов, содержащий первый 163.1 и второй 163.2 коммутаторы, блок повторителей, содержащий первый 165.1 и второй 165,2 повторители и элемент И-ИЛИ 164.Первый вход 105 коммутатора 91 управляющих сигналов соединен с первым информационным входом первого коммутатора 163:1 и вторым информационным входом второго коммутато ра 1632,.третий вход 49 коммутатора 91 управляющих сигналов соединен с вторым информационным входом первого 163.1, первым информационным входом второго 163.2 коммутаторов и инверсным входом первого вентиля элемента И-ИЛИ 164, Первый разряд второго входа 50 коммутатора 91 управляющих сигналов соединен с управляющими входами коммутаторов 163.1 15 и 163.2 блокакоммутаторов, с входом первого повторителя 165.1 блока повторителей и с инверсным входом второго вентиля элемента И-ИЛИ 164. Второй разряд второго входа 50 комму татора 91 управляющих сигналов соединен с входом второго повторителя 165.2 блока повторителей и прямым входом второго вентиля элемента И-ИЛИ 164. Выходы элементов коммутатора 91 управляющих сигналов образуют группу 46 выходов коммутатора 91.Функционирование коммутатора 91 управляющих сигналов (фиг. 11) 30 описывается табл. 1.Узел 87 коммутации внешних ЗБ (фиг. 12) содержит дешифратор 166, первый блок элементов И, содержащий первый 167.1 и второй 167.2 элементы И, второй блок элементов И, содержащий первый 168.1 и второй 168.2 элементы И, третий блок элементов И, содержащий первый 169.1 и второй 169.2 элементы И 40 первый 170.1 и второй 170.2 выходы дешифратора 166, первый разряд 171 группы входов 102 узла 87 коммутации внешних ЗБ, группу выходов первого блока элементов И, причем 45 выход 172.1 является выходом первого 167.1 элемента И, а выход 172.2- выходом второго 167.2 элемента И первого блока элементов И, четвертый разряд 173 и пятый разряд 174 50 группы 102 входов узла 87 коммутации внешних ЗБ, группу выходов второго блока элементов И 168, содержащую выход 175. 1 первого 168.1 и выход 175.2 второго 168.2 элементов И, шестой разряд 176 группы 102 входов узла 87 коммутации внешних ЗБ, группу выходов третьей группы элементов И 169, содержащую выход 177 . 1 первого 169.1 и выход 177.2 второго 169.2 элементов И.Первый 171, четвертый 173, пятый 174, шестой 176 разряды группы 102 входов узла 87 коммутации внешних ЗБ совместно с выходами 172.1, 172.2, 175.1, 175.2, 177.1 и 177.2 соответственно элементов И 167.1, 167.2, 168.1, 168.2, 169.1 и 169.2 первого, второго и третьего блоков элементов И образуют группу выходов 52 узла 87 коммутации внешних ЗБ.Второй, третий, шестой и седьмой разряды группы 102 входов узла 87 коммутации внешних ЗБ соединены соответственно с первым выходом первого элемента И 167.1 первого блока элементов И, с первым входом второго элемента И 167.2 первого блрка элементов И, с первыми входами первого 168.1 и второго 168.2 элементов И второго блока элементов И, с первыми входами первого 169.1 и второго 169.2 элементов И третьего блока элементов И.Адресный вход 63 узла 87 коммутации внешних ЗБ соединен с входом дешифратора 166, первый выход 170.1 которого соединен с вторыми входами первого элемента И 168.1 второго блока элементов И и первого элемента И 169.1 третьего блока элементов И, второй выход 170.2 дешифратора 166 соединен с вторыми входами второго элемента И 168.2 второго блока элементов И и второго элемента И 169.2 третьего блока элементов И,Второй управляющий вход 1104 узла 87 коммутации внешних ЗБ соединен с вторыми входами первого 1671 и второго 167.2 элементов И первого блока элементов И. Первый управляющий вход 110.3 узла 87 коммутации внешних ЗБ соединен с третьими входами первого 168.1 и второго 168.2 элементов И второго блока элементов И.Следует отметить, что в данном устройстве вход (группа входов) 63 является одноразрядным, представляющим младший разряд пятой группы 62 выходов блока 7 счетчиков и являющимся адресным входом ОЗБ 3 контроллера. Поэтому дешифратор 166 узла 87 управления внешними ЗБ является дешифратором "из одного в два", т,е,расшифровывает одно из двух состояний входа 63 - "0" или "1".Функциональное назначение элементов и связей устройства,Блок 1 предназначен для хранения 5команд, констант, начальных адресовподпрограмм управления обменом сообщений. Блок 1 представляет собойстатистический блок памяти и можетбыть построен на типовых интегральных элементах, например типа 556 РТ 5,Вход 39 блока 1 предназначен дляподачи сигнала управления обращениемс выхода 107.3 второй группы (фиг. 2)выходов регистра 89, образующих седь мую группу 57 выходов .блока 6,При отсутствии сигнала на входе 39 блока 1 на его выходах 41 устанавливается состояние высокого импеданса. На группу входов 40 блока 1 20с выхода счетчика 122 команд блока 6(фиг. 4) поступает код адреса. С выхода 41 блока 1 (фиг. 1) при наличиисигнала обращения на его входе 39информация передается на внутреннююшину 64, откуда информация может передаваться через выходной коммутатор 12 (фиг. 9) во внешнюю магистраль 25 данных, а с нее в блок 2 буферной памяти через шину 26 буфериза-ЗОции данных или в блоки 5.1-5,ь хранения сообщений (фиг. 1) через группу внутренних шин 28.1-28.ь данных.Кроме того, с выхода 41 блока(фиг. 1) в блок 7 (Фиг. 4) может по- З 5ступать следующая информация: в счетчик 1,22 - код номера команды,в счетчик 123 - адрес информациив блок 3, в счетчик 124 - адрес информации в блок 3, в счетчик 124 - 40адрес информации в одном из заданныхблоков 5 хранения сообщений, в счетчики 125.1-125.1 - коды дополнениячисла циклов до переполнения соответствующих счетчиков, в регистр 126 - 45код номера канала (код номера одногоиз блоков 5) и, наконец, в регистр 127 - код управления работойодного из блоков 5 как через. коммутатор буферизации 91 (фиг. 2 и 11), так 5 ои через коммутаторы 9,10 и 11 соответственно записи, обращения и адреса (фиг1,5,6 и 7).Дополнительно с выхода 41 блока 1в счетчик 15 адреса поступает адрес 55сообщений в блоке 4 в случае обращения (записи) к этому блоку, в блок 6управления обменом - коды операций управления обменом (фиг. 2), реализуемые устройством, в регистр 16 адреса - косвенный адрес сообщений блока 2 буферной памяти, на коммутатор 8 - исполнительный адрес при работе с блоком 2 буферной памяти.Блок 2 буферной памяти представляет собой запоминающее устройство статического типа, емкость которого существенно превосходит емкость всех других блоков памяти устройства, и может быть построен на типовых интегральных элементах, например типа 541 РУ 1. Блок 2 предназначен для промежуточного хранения сообщений, подлежащих перемещению между процессорами разных уровней иерархии вычислительной системы, согласование которых обеспечивает предлагаемое устройство, Применение блока 2 в предлагаемом устройстве позволяет компенсировать несоответствие скорости обмена процессоров разных уровней и, тем самым, обеспечивает повышение коэффициента их использования. На вход 42 блока 2 с выхода элемента И 101 блока 6 (Фиг. 2) поступает сигнал управления записью, на вход 43 блока 2 (фиг. 1) с выхода 108.5 группы 108 выходов регистра 89 (Фиг. 2) сигнал управления обращением. С выхода регистра 17 исполнительного адреса на адресный вход блока 2 поступает исполнительный адрес для записи (считывания) сообщений по сигналу 43 блока 2. Через шину 26 буферизации данных (фиг. 1) блок 2 сообщается с внешней магистралью 25 данных.Блоки 5.1-5.о хранения сообщений предназначены для временного хранения сообщений, в обмене которыми участвует предлагаемое устройство, Сообщение блоков 5.1-5.о осуществляется через группу 28 внутренних шин данных, магистраль 25 и шину 26 с блоком 2, а через группу 27 внешних шин данных - с внешними устройствами, например процессорами, Управление группами 27 и 28 шин данных осуществляется сигналами с выхода 46 блока 6 (фиг. 2) через коммутаторы 113-116 и блоки 117-120 магистральных элементов (фиг. 3) .Для хранения сообщений в блоках 5.1-5.ь используются блоки 111 и 112 приема сообщений, которые могут быть выполнены на типовых интегральных элементах типа 541 РУ 1. Обращение к блокам 5.1-5.н производится по адресу, поступающему с выходов 69 и 70 коммутатора 11 адреса (фиг. 1 и 7), причем по адресу, по ступающему с выходов 69 коммутатора 11, производится обращение к блоку 112 приема сообщений (фиг. 3), а по адресу с выхода 70 - к блоку 111 приема сообщений соответствующего блока 5 хранения сообщений, На вход 68 одного из блоков 5 поступают сигналы обращения с одноименного выхода коммутатора 10 (фиг. 6).На один из входов 48 одного из блоков 5 поступают сигналы записи с одноименного выхода коммутатора 9 (Фиг. 5). При наличии сигнала обращения и отсутствии сигнала записи происходит чтение информации, а при 20 наличии сигналов обращения и записи происходит запись информации в соответствующие блоки 111 (112) приема сообщений блока 5 хранения сообщений (фиг. 3). Выбор соответствующего 5 блока 5 в режиме чтения информации .:осуществляется управляющим сигналом на одноименном входе 47, который Формируется в блоке 6 (фиг. 2) дешиФратором 94. По этому сигналу откры вается магистральный элемент 120, чем обеспечивается выдача сообщений в одну из шин 28. В дальнейшем это сообщение может быть направлено, например, в блок 2 или 3. Коммутаторы 113-116 блока 5 (фиг. 3) служат для образования трактов двухсторонней передачи информации между блока- ми 111 и 112 приема сообщений и внеш,ними (через шины 27.1-27.п) и внут ренними (через шины 28.1-28.п) источниками и приемниками сообщений. Алгоритм функционирования коммутационной части любого блока 5 описывается табл. 2, в которой задан полный на бор кодов,.для всех возможных конфигураций коммутаций.Блок 6 управления обменом (фиг. 2) предназначен для управления работой блоков и узлов устройства. В узле 85 5 о хранятся микропрограммы работы устройства, Считывание информации из узла 85 осуществляется по адресу, заданному в регистре 88.Адресная часть микрокоманды или 55 начальный адрес микропрограммы с выхода коммутатора 90 по импульсу с вы хода 110,1 генератора 95 заносится в регистр 88, При нулевом значениивыхода 103 микрооперации "Конец команды" регистра 89 немодифицируемыеразряды адресной части микрокомандыпосгупают на первую группу информационных входов коммутатора 90,модифицируемый разряд адреса подается на информационный вход мультиплексора 92 логических условий, который формирует истинное значениемодифицируемого разряда адреса, поступающего также на один из входовпервой группы информационных входовкоммутатора 90. Код проверяемыхлогических условий с выхода блока 85поступает на адресный вход мультиплексора 92. На вторую группу информационных входов коммутатора 90 подается код операции с выхода 41(фиг. 1) блока 1 памяти команд черезвнутреннюю шину 64 в конце командыпри единичном значении сигнала навыходе 103 регистра 89 (фиг. 2).Мультиплексор 92 реализует следующую логическую функцию 1192=хо а+хго+хггхе+с ге,где х - код, определяющий прохождение на выход значения модифицируемого разряда адреса ."0" без изменений)хх+- коды, предопределяющие прохождение на выход мультиплексора 92 соответствующегосигнала на входе 33 устройства, а также г ,г, ,глогического условия (переполнения) с выхода переполнения счетчиков 125.1-125,1группы выходов 60 счетчиков 125.1-125.1 блока 7(фиг. 4).Коммутатор 90 управляет поступлением адресной информации в регистр 88(фиг. 2) . При наличии сигнала на выходе 103 регистра 89 адреса микрокоманды определяется кодом реализуемойоперации, гоступающим с входа 64 блока 6 (выхода 41 блока 1) . При выполнении микрокоманд заданной микропрограммы адрес очередной микрокомандыопределяется по адресу, считываемомуиз узла 85 и с выхода мультиплексора 92, при этом на выходе 103 сигналравен нулю,Регистр 89 предназначен для хранения операционных частей микрокоманд. С выхода 104 на элемент И 97поступает сигнал окончания работы, покоторому в момент появления сигнала на выходе 110.4 генератора 95 триггер 96 устанавливается в нулевое состояние и запрещается ормирование тактовых импульсов на выходах группы 110 5 генератора 95.В исходном состоянии триггер 96 находится в нулевом состсянии, и нулевым сигналом на его единичном выходе запрещается формирование тактовых импульсов генератором 95. В единичное состояние триггер 96 устанавливается по сигналу пуска, поступающгму на вход 32 блока 6. Генератор 95 тактовых импульсов формирует на 15 своих выходах 110.1-110.4 четыре последовательности сдвинутых один относительно другого импульсов только при наличии единичного сигнала на его управляющем входе, Элемент И 9720 служит для формирования сигнала на нулевой вход триггера 96 после поступления управляющего сигнала Конец работы" с выхода 104 регистра 89,ДешифраТор 93 обеспечивает работуустройства в режиме записи сообщений в блоки 5.1-5.о,вырабатывая сигналы записи, поступающие в один из блоков 5 через коммутатор 9 записи, в соответствии с кодом этого блока ЗО на первой группе 59 входов блока 6 при наличии микрооперации "Разрешение записи" на выходе 105 регистра 89 и при наличии сигнала на выходе 110.3 генератора 95 (фиг. 2). З Дешифратор 94 в соответствии с указанным кодом одного из блоков 5 при наличии микрооперации на выходе 106 регистра 89 разрешает выдачу этим блоком 5 информации через его вход выход 28 на шину 25. Элемент И 98 обеспечивает выработку сигнала записи в блок 3 ОЗБ контроллера, подавае мого на его вход 45 при наличии микрооперации на выходе 107,5 регистра 89 и сигнала на. выходе 110,3 генератора 95. Элемент И 99 обеспечивает выработку синхросигнала записи в регистр 16, подаваемого на его синхровход 78 в момент выработки сигнала у на выходе 110.2 генератора 95 и микрооперации на выходе 1081 регистра 89. Элемент И 100 обеспечивает выработку синхросигнала записи в регистр 17, подаваемого на его синхро- у вход 79 в момент выработки сигнала на выходе 110.4 генератора 95 и микрооперации на выходе 108.3 регистра 89. Элемент И 101 обеспечивает выработку сигнала записи в блок 2, подаваемого на его вход 42 записи при наличии микрооперации на выходе 108.4 регистра 89 и сигнала на выходе 110.3 генератора 95.Коммутатор 91 управляющих сигналов (фиг. 2 и 11) вырабатывает сигна. лы в соответствии с табл. 1, осуществляя коммутацию потоков информации в блоках 5.1-5.о в соответствии с табл. 2, при этом привязка выходов элементов коммутатора 91 управляющих сигналов (фиг. 11) к соответствующим разрядам группы 46 входов каждого блока 5 (фиг. 3) приведена в табл. 1.Узел 86 дешифраторов управления счетчиками служит для выработки сигналов записи и счета для соответствующих счетчиков и регистров блока 7 счетчиков. Причем выработка сигналов записи и счета для каждого иэ счетчиков 122 - 1.24 и группы счетчиков 125.1-125.6 (фиг. 4) несовместима, так как для каждого из них предусмотрен дешифратор, управляемый сигналом с выхода 110.4 генератора 95 и позволяющий выработку сигнала только на одном из выходов. Так как для каждого из дешифраторов 152- 155 (фиг. 10) предусмотрена отдельная группа разрядов с выхода 109 регистра 89, то обеспечивается одновременная выработка на одном из выходов сигналов для всех дешифраторов 152-155 или различных их сочетаний.При подаче сигналов микроопераций с выхода 109 регистра 89 (фиг. 2 и 10) на входы элементов И 156 и 157 в момент выработки сигнала генератором 95 на его выходе 110.3 элементы И 156 и 157 вырабатывают сигналы, поступающие на синхровходы 133 и 134 соответственно регистров 126 и 127 (фиг. 4).Узел 87 коммутации внешних ЗБ служит для разрешения выдачи сигналов обращения, записи и адреса.на выходы магистральных элементов 19, 20 и 21 и блока 18 магистральных элементов при выработке сигнала микро- операции на выходе 171 группы выходов 102 регистра 89 (выход 80 группы 52 выходов узла 87); выработки сигнала счета для счетчика 15 на его выходе 76 с выхода 172.1 элемен20 та И 167.1 при наличии микрооперации на втором разряде группы выходов 102 регистра 89; выработки синхросигнала записи на входе 77 счетчика 15 с выхода 172.2 элемента И 167.2 при наличии микрооперации на третьем разряде группы выходов 102 регистра 89; выработки сигнала обращения к центральному ОЗБ 4,вьдаваемого с четвертого разряда 17310группы выходов 102 регистра 89 наинформационный вход 81 магистрального элемента 19; выработки сигналазапроса непосредственного доступак центральному ОЗБ 4, выдаваемого15с пятого разряда 174 группы выходов 102 регистра 89 1 а выход 36 устройства; выработки сигнала записи(старшей части блока 4, вьдаваемогос выхода 175.1 элемента И 168.1на вход 82 магистрального элемента 20, и младшей части блока 4,вьдаваемого с выхода 175.2 элемента И 168.2 на вход 83 магистрального элемента 21, причем выработка сиг налов элементами И 168.1 и 168.2производится при наличии микрооперации на шестом разряде 176 группывыходов 102 регистра 89 и сигналана выходе 110.3 генератора 95 таким З 0образом, что при нулевом значениимладшего разряда 63 пятой группы выходов 62 блока 7 сигнал вырабатывает.ся на выходе 170.1 дешифратора 166и сигнал записи поступает на выхо- З 5де 170.1 дешифратора 166 и сигналзаписи поступает только на выход 175.1 элемента И 168,1, а приединичном значении младшего разряда 63 (вход 63 дешифратора 166) адре са с выхода 62 блока 7 сигнал вырабатывается на выходе 170.2 дешифратора 166 и, соответственно, на выходе 175.2 элемента И 168.2; выработкисигнала на шестом разряде 176 группы 45выходов 102 регистра 89 для подачиего через группу входов 84 блока 13(фиг. 8) на управляющие входы блоков 147 и 148 магистральных (фиг. 8)на управляющие входы блоков 147 50и 148 магистральных элементов, чтообеспечивает передачу через них информации с входа-выхода 75 блока 13на его входы-выходы 73.1 и 73.2;выработки сигнала на выходе 177.1 55элемента И 169.1 при поступлениимикрооперации на седьмой разряд груп.пы выходов 102 регистра 89 и нулевом значении входа 63 дешифратора 166; данный сигнал, поступая через группу входов 84 блока 13 (фиг. 8) на управляющий вход блока 146 магистральных элементов, обеспечивает передачу информации с группы входов- выходов 73.1 блока 13 через блок 146 магистральных элементов на группу входов-выходов 75 блока 13; выработки сигнала на выходе 177.2 элемента И 169.2 при поступлении микрооперации на седьмой разряд группы выходов 102 регистра 89 и единичном значении входа 63 дешифратора 166; данный сигнал, поступая через группу входов 84 блока 13 (фиг. 8) на управляющий вход блока 149 магистральных элементов, обеспечивает передачу информации с группы входов-выходов 73.2 блока 13 через блок 149 магистральных элементов на группу входов-выходов 75 блока 13.Блок 7 счетчиков предназначен для обеспечения адресации блоков 1,3 и 5, а также для организации циклов выполнения микропрограмм управления обменом и необходимых переключений при адресации блоков 5 . 1-5 .и . При этом счетчик 122 адреса команд обеспечивает адресацию хранящихся в ПП 1 команд и кодов, являющихся частью этих команд, при выполнении команд в определенном режиме.Счетчик 123 адреса данных осуществляет адресацию данных, расположенных в ОЗБ 3 контроллера, причем, если в ходе выполнения команд программы обрабатывается массив данных, хранимых в ОЗБ 3 контроллера для исключения потерь времени и сокращения объема памяти ПП 1 команд узел 123 выполнен не в виде регистра, а в ниде счетчика, содержимое которого автоматически увеличивается на единицу при выборе очередного слова данных из соответствующего массива ОЗБ 3 контроллера. При этом при перемещении данных мкжду ОЗБ 3 контроллера и центральным.ОЗБ 4, имеющим формат слова, равный двойному формату слова ОЗБ 3 контроллера, младший разряд 63 адреса ОЗБ 3 контроллера при передаче данных блока 3 в блок 4 обеспечивает выдачу сигнала записи только в старшую часть центрального ОЗБ 4 при нулевом значении младшего разряда 63 адреса либо только в младшую часть блока 4. В против10 ном случае, при передаче данныз изблока 4 в блок 3 младший разряд 63адреса обеспечивает передачу данныхтолько со старшей части блока 4 через его входы-выходы 74, информацион 5ную шину 23, входы-выходы 73 (73.1)входного коммутатора 13, входной ком.мутатор 13, его входы-выходы 75,внутреннюю шину 64, шину 31 на вхоцы-выходы ОЗБ 3 контроллера, либотолько с младшей части блока 4 навходы-выходы блока 3.Счетчик 124 адреса обеспечиваетадресацию блоков 111 и 1 12 во всехблоках 5 при обращении к ним от данного устройства по микрооперации обращения, вырабатываемой на выходе 56блока б.Счетчики 125.1-125.1 обеспечиваютвозможность организации программных 20циклов, причем максимальная глубинавложения циклов в циклах равна Ь.Выход из цикла или продолжение еговыполнения осуществляется проверкойлогического условия переполнения"продвинутого" одного из счетчиков 125 на мультиплексоре 92 в блоке 6, при этом осуществляется ветвле.ние микропрограммы по альтернативнымветвям, организующим этот выход из 30цикла или продолжение его выполнения,Регистр 126 задает код номераодного из блоков 5, в который поступит сигнал записи или сигнал по еговходу 47 на выдачу данных из этогоблока 5 через его внутреннюю шину 28данных на внешнюю магистраль 25 данных.Регистр 127 своим выходом 135.1 4 Ообеспечивает коммутацию трансляциисигналов обращения, записи и адресов через соответствующие коммутаторы 10,9 и 11 как от самого устройства, так и извне, поступающих по входу 34 устройства. Выходы 135,1и 135.2 регистра 127 через коммутатор 91 буферизации осуществляютуправление потоками данных внутриодного из блоков 5 в соответствии 5 Ос табл. 1 и 2.Коммутатор 8 обеспечивает возможность адресации блока 2 как с модификацией, так и без модификации адреса. При работе без модификации адрес 55сообщения в блоке 2 задается считыванием этого адреса из блока 1 или 2на внутреннюю шину 64 и далее черезе коммутатор 8 на вход регистра 17. В случае модификации адрес формируется на сумматоре 14 из адреса преды дущего сообщения, записанного в регистре 17, и косвенного адреса, занесенного в регистр 16.Коммутатор 9 записи (фиг. 5) предназначен для формирования сигнала записи в блоки 5.1-5.п . Выбор одного из блоков 5 осуществляется по сигналам, поступающим с выходов 53 блока б управления обменом (фиг. 2 и 5) . Для управления записью в блоки 5.1-5. п используются две группы коммутаторов 136.1, 137,1-136.п, 137 л (фиг.5), причем коммутаторы 136 группы обеспечивают формирование сигнала записи в блоки 112 группы (фиг. 3), а коммутаторы 137 группы - в блоки 111. Переключение групп коммутаторов 1 Зб и 137 осуществляется сигналом на входе бб блока 9 (фиг. 5), который, формируется в регистре 127 (фиг. 4) блока 7.Элемент И 138 обеспечивает строби. рование сигнала разрешения записи в случае управления записью внешней системой. Сигнал разрешения записи поступает на вход 49 блока 9 с входа 34 устройства, а стробирующий сигнал - на вход 55 с выхода 110,2 генератора 95 блока 6 (фиг. 2).Сигналы записи на одном.из разрядов выходов 48.1-48.л блока 9 формируются одновременно при появлении сигнала на выходе элемента И 138 (наличие сигналов на входах 55 и 49 коммутатора 9 записи), а на другом из разрядов появляется сигнал только на одном из выходов 48, поступающий с группы выходов 53 блока 6 в зависимости от его кода в регистре 126 блока 7. Нулевое (единичное) значение сигнала на входе 66 (выход 135,1 регистра 127 блока 7) осуществляет коммутацию сигналов записи на его первые 140 и вторые 141 разряды выходов 48 коммутатора 9 записи (фиг.5) с выхода элемента И 138 и разряда 139 группы входов 53 соответственно (с разряда 139 группы входов 53 и с выхода элемента И 138 соответственно)Коммутатор 10 обращения (фиг. 6) предназначен для коммутации сигнала обращения., поступающего с выхода 56 блока 6 (фиг. 2) или с разряда обращения группы 34 входов устройства,поступающего на вход 67 коммутатора 10. Выбор блоков 111 или 112 в блоках 5.1-5.п для выдачи сигнала обращения осуществляется управляющим сигналом, который поступает с выхо да 135.1 первого разряда регистра 127 (фиг.4) на управляющий вход 66 в коммутаторе 10 и обеспечивает выдачу на вход коммутатора 142 (143) (фиг. 6) сигнала с входа 56 (57) или 67 (56) . 1 ОКоммутатор 11 адреса (фиг. 7) . предназначен для коммутации адреса блоков 5.1-5.п хранения сообщений, который может поступать с внешнего адресного входа 34 устройства или 15 с выхода 61 блока 7 счетчиков (фиг.4), Выбор блоков 111 и 112 в блоках 5,1- 5.п для выдачи адресов на блоки 111 и 112 (фиг. 3) осуществляется аналогично описанному для коммутатора 10. 20Выходной коммутатор 12 (фиг. 9) предназначен для коммутации передачи информации между внешней магистралью 25 данных (фиг. 1) и внутренней магистралью 64 данных. При наличии сигнала на входе 71 коммутатора 12 (сигнал на входе 72 коммутатора 12 отсутствует) осуществляется передача информации с внутренней магистрали 64 во внешнюю магист раль 25. При наличии сигнала на входе 72 сигнал на входе 71 отсутствует - информация из магистрали 25 передается в магистраль 64. В случае отсутствия сигналов на входах 71 и 72 коммутатора магистральные элементы 150 и 151 (фиг. 9) находятся в высокоимпедансном состоянии. Управляющие сигналы на входы 71 и 72 коммутатора 12 поступают с выхо дов 107.1 и 107.2 группы регистра 89 ьйкрокоманд (фиг, 2) и одновременно выработаться не могут.Срабатывание блоков 146-149 магистральных элементов во входном коммутаторе 13 (фиг8) осуществляется от сигналов на их управляющих входах аналогично блокам 150 и 151 магистральных элементов в выходном коммутаторе 12. Выработка сигналов на груп пе входов 84 входного коммутатора 13 показана при описании назначения блока 87 управления внешними ЗБ.Устройство работает следующим образом. 55функционирование устройства рассмотрено в следующих основных режимах; передача сообщений из(в) блока 2 в(из) блок 5; передача сообщений из(в) блока 5 в(из) блок 4.Передача сообщений из блока 2 в блоки 5.1-5.п имеет целью обеспечить данными работу процессоров, подключенных к шинам 27.1-27.п. В режиме передачи сообщений из блока 2 в блоки 5.1-5.п сообщение передается по шине 26 (фиг. 1) в магистраль 25 и далее по шинам 28.1-28.п в блоки 5. 1-5.п . Из блоков 5. 1-5.п процессоры, подключенные к шинам 27.1-27.п, под управлением своих управляющих устройств и программ осуществляют выборку данных из соответствующих блоков 5.1-5.п .Программы управления обменом сообщениями для различных режимов хранятся в ПП 1 команд. В исходном состоянии все регистровые (в том числе счетчики и триггер 96) элементы памяти, за исключением оговоренных 1ниже разрядов регистра 89, находятся в нулевом состоянии.По сигналу пуска, поступающему на вход 32 устройства (фиг. 1), в блоке 6 (фиг. 2) триггер 96 переводится в единичное состояние и включает генератор 95, который на выходах 110.1-110.4 формирует тактовую сетку импульсов, синхронизирующих работу устройства. В счетчике 122 команд (фиг. 4) задан адрес первой (нулевой) команды программы управления обменом, хранящейся. в блоке 1 (фиг. 1). В исходном состоянии на выходе 107.3 регистра 89 (фиг. 2) присутствует единичный потенциал, который через выходы 57 блока 6 поступает на вход 39 управления обращением блока 1 (фиг. 2 и 1) и разрешает тем самым считыва. ние из блока 1 команды по адресу, поступающему на выходы 40 блока 1 (фиг. 1) из счетчика 122 блока 7 (фиг. 4).С выхода 41 блока 1 (фиг. 1) считывается первая команда программы работы устройства, код операции которой поступает на входы 64 блока 6 (фиг. 2) и записывается через коммутатор 90 по тактовому импульсу с выхода 110.1 генератора 95 в регистр 88, содержимое которого задает адрес первой микрокоманды выполнения операции обмена в блоке 85 памяти ,микропрограмм. В зависимости от типа выполняемой операции обмена (режи 1136143ства, вход разрешения внешнего обме-на блока управления обменом являетсяодноименным входом устройства, вторая группа информационных входов-выходов выходного коммутатора соединена с группой выходов постоянной памяти команд, с группой информационныхвходов счетчика адреса, блока счетчиков, регистра косвенного адреса,группой входов кода адресации блокауправления обменом, первой группойинформационных входов второго коммутатора адреса, а также с группой информационных входов-выходов оперативного запоминающего блока контролераи первой группой информационных входов-выходов выходного коммутаторасоответственно, первая группа выходов блока управления обменом соединена с группой управляющих входов блока счетчиков, первая группа выходовкоторого соединена с первой группойвходов блока управления обменом,вторая группа выходов блока управления обменом соединена с группой входов управления обменом блоков хранения сообщений группы, выход первогоразряда третьей группы управляющихвыходов блока управления обменомсоединен с разрешающими входами блока магистральных элементов, первого,второго и третьего магистральныхэлементов, выходы второго и третьегоразрядов третьей группы выходов бло"ка управления обменом соединены соответственно со счетным и синхронизирующим входами счетчика адреса,третьягруппа выходов блока управления обменом соединена соответственнос информационным входом первого магистрального элемента, выходом запроса непосредственного доступа устройства, информационными входамивторого и третьего магистральных элементов и с группой управляющих вхоцов входного коммутатора, четвертаягруппа выходов блока управления обменом соединена с группой информационных входов коммутатора записи, пятая группа выходов блока управленияобменом соединена соответственнос синхронизирующим входом регистракосвенного адреса, управляющим входом второго коммутатора адреса, синхронизирующим входом регистра исполнительного адреса, входами записии обращения блока буферной памяти,шестая группа выходов блока управления обменом соединена с соответствующими управляющими вкодами записи блоков хранения сообщений группы, первый управляющий выход блока управ. ления обменом соединен с вторым управляющим входом коммутатора записи, второй управляющий выход блока управления обменом соединен с вторым управляющим входом коммутатора обращения, седьмая группа управляющих выходов блока управления обменом соединена соответственно с первым и вторым управляющими входами выходного коммутатора, входами обращения и записи оперативного запоминающего блока контроллера и входом обращения постоянной памяти команд, вторая и третья группы выходов блока счетчиков соединены с второй и третьей группами входов блока управления обменом, выход управляющего разряда третьей группы выходов блока счетчиков соединен с третьими управляющими входами коммутатора записи, коммутатора обращения и управляющим входом первого коммутатора адреса, четвертая группа выходов блока счетчиков соединена с второй группой информационных входов первого коммутатора адреса, пятая группа выходов блока счетчиков соединена с груп.пой адресных входов оперативного запоминающего блока контроллера, выходы младших разрядов пятой группы выходов блока счетчиков соединены с четвертой группой входов блока управления обменом, шестая группа выходов блока счетчиков соединена с группой адресных входов постоянной памяти команд, вход внешней записи блока управления обменом соединен с первым входом коммутатора записи, выходы регистра косвенного адреса соединены с первой группой входов сумматора, выходы которого соединены с второй группой информационных входов второго коммутатора адреса, выходы которого соединеныс группой информационнык входов регистра исполнительного адреса, выходы которого соединены с второй группой входов сумматора и с рруппой адресных входов блока буферной памяти, группа информационных входов- выходов блока буферной памяти соедина с первой группой информационных входов-выходов выходного коммутатора, выходы всех разрядов счетчикама обмена) в последующих микрокомандах может задаваться считывание изблока 1 и запись соответствующих констант в счетчик 15 и регистры 16и 17, а также счетчики и регистры 5блока 7 (фиг, 4). При этом адрессчитываемой информации из ПП 1 задается счетчиком 122 блока 7 (фиг. 4),а считывание разрешается сигналоммикрооперации с выхода 107.3 блока 6(фиг. 2) и поступает на вход 40блока 1 (фиг. 1). Адресат определяется сигналом микрооперации с выходов 158.1, 159.1, 160.1, 161.1161.0, выходов элементов И 156 и 157узла 86, а также выход 172,2 элемента 167.2 узла 87 (фиг. 2 и 12) и выходов элементов И 99 и 100 (фиг. 2),поступающим на один из соответствующих выходов блока 7 (фиг, 4): 20128.1 - запись адреса командыв счетчик 22;129.1 - запись адреса сообщения(данных) в блоке 3 в счетчик 123;130.1 - запись адреса сообщенияв одном из блоков 111и 112 в блоках 5.1-5,л;131.1131.0 - запись кода дополнения ЗОв счетчики циклов 125.1125.;133 - запись кода номера канала в регистр 126;134 - запись кода выбора бло- З 5ка 111 или 112 (фиг. 3)в канале регистра 127или поступающих на входы 77 - 79 соответственно счетчика 15 и регистра 16 и 17.Приращение значений счетчиков 122-125 блока 7 (фиг. 4) осуществляется по сигналам микроопераций, поступающим с выходов 158.2 45 159.2, 160.2, 1621 - 162. 8 узла 86 (фиг. 2 и 10) на соответствующие входы 128.2, 129.2, 130.2, 132.1-132. 9 блока 7 (фиг. 4), а приращение значения счетчика 15 я) осуществляется сигналом, поступающим с выхода 172,1 элемента И 167.1 на его вход 76.Таким образом, рассмотрены прйнципы адресации блоков 1 - 5 и упРав ления их работой. Для пояснения процессов, протекающих в устройстве при обмене сообщениями между блоками 2 и 5.1-5.ь, рассмотрим адресацию блока 2, Считанная информация из блока 1может опредять адрес обращения к блоку 2, который с выхода 41 блока 1 поступает на вход 64 коммутатора 8 изаписывается в регистр 17. При этомкоммутатор 8 открывается сигналом,поступающим с выхода 108.2 регистра 89 (фиг. 2), а регистр 17 управляется импульсом, формируемым на выходе элемента И 100 по сигналу с выхода 110.4 генератора 95.Кроме того, считанная информацияиз блока 1 может определить констан. -ту, которая записывается в регистр 16(фиг. 1) и обеспечивает модификациюадреса обращения к блоку 2. Управляющий импульс записью в регистр 16формируется на выходе элемента И 99(фиг 2) по такту с выхода 110.2генератора 95.Модификация адреса осуществляетсясумматором 14 (фиг1) путем сложения значения константы из регистра 16.со значением адреса, поступающегона другой вход сумматора 14 регистра 17,Такой способ адресации блока 2позволяет реализовать гибкие алгоритмы обращения к ячейкам 2, т.е.ячейки блока 2 могут. выбираться последовательно с постоянным шагомвыборки (значение регистра 16 не изменяется) либо с переменным шагом(значение регистра 16 изменяетсяпо заданному закону).Таким образом, адрес обращенияк блоку 2 поступает с выхода регистра 17. Сигнал обращения поступаетна вход 43 блока 2 с выхода 108.5регистра 89 (фиг. 2),. Считывание информации из блока 2осуществляется под управлением микропрограммы блока б, группа 54 выходов которого определяет сигналымикрооперации управления записьюв регистры 16 и 17 (выходы 78 и 79соответственно), управления.коммутатором 8 (вход 65), обращенияк блоку 2 (вход 43) . Группа 57 выходов блока 6 определяет сигналыобращения к блоку 1 (вход 39)и блоку 3 (вход 44) .Запись сообщения в соответствующийблок 5 производится при наличии наего входах следующей информации35 11361 писи; сигнала обращения с выхода 68 коммутатора 10 обращения; кода адреса на выходе 69(70) коммутатора 11 адреса; кода сообщения, поступающего с соответствующей шины 28; сигнала 5 конфигурации потока данных в этом блоке 5 с выходов 46 блока 6.При передаче сообщения из блока 2 в один из блоков 5, как рассмотрено выше, адрес передаваемого сообщения 10 из регистра 17 (Фиг. 1) подается на адресный вход блока 2. Так как в этом случае блок 2 используется в режиме чтения, то сигнал записи . на входе 42 не формируется. По сиг налу обращения, поступающему с выхода 108.5 микроопераций блока б (фиг. 2) на вход 43 блока 2, информация через шину 26, магистраль 25 и группу шин 28 поступает на входы 20 блоков 5.1-5.п. Поскольку один из блоков 5, которому адресовано сообщение, работает в режиме запи 1 и, то для этого блока на соответствующем выходе 48 коммутатора 9 Формируется 25 сигнал записи, на выходе 68 коммутатора 10 - сигнал обращения, на выходе 69 (70) коммутатора 11 - адрес приема сообщения в блок 112 (111) (фиг. 3), на выходе 46 блока 6 - сиг-З 0 нал выбора блока 111 или 112, на входах 121.1 (1212), 121.4 (121.5) сигналы подключения шины 28 к блоку 111 (112).Таким образом, в зависимости от состояния сигналов на входах 121.1 и 121.2 данного блока 5 (Фиг, 3) запись сообщения произойдет в один из блоков 111 или 112 выбранного блока 5.40В дальнейшем сообщение из одного из блоков 5 может быть передано соответствующему процессору, подключенному к одной из шин 27, либо в блок 4. Процесс передачи сообщения соответ ствующему процессору через шину 27 иэ определенного блока 5 осуществляется по жесткому алгоритму. Процессор выставляет адрес сообщения в один из блоков 5 на вход 34 устройства. Блок 6 управления обменом последовательно представляет квант времени для выборки сообщения из этого блока 5 соответствующего процессора, при этом в случае единичного (нулевого) сигнала на входе 121.4 и единичного на входе 121.3 (фиг. 3) разрешается выборка сообще 43 36ний иэ блока 111 (112) соответствующего блока 5,В устройстве возможно параллельное выполнение процессов передачисообщений из блоков 5. 1-5.п сооответствующим процессорам и записи сообщений из блока 2 в блоки 51-5.п,кроме того, параллельно с работойпроцессоров возможна передача сообщений иэ блоков 5.1-5.о в блоки 2 - 4.Это позволяет сократить общее времяобработки заданного объема информации,Для примера рассмотрим процесс.передачи сообщений из блоков 5. 1-5.пв блок 4 и записи сообщений от процессоров в соответствующие блоки 5,1-5.ь. Такое совмещение возможно по той причине, что каждый блок 5(Фиг. 3) содержит два блока (111и 112) принятия сообщений. Для конкретности предположим, что в выбранном блоке 5 блок 111 используетсядля приема сообщений с шины 27,а блок 112 - для выдачи сообщенийв шину 28. Рассмотрим, какие сигналы формируются в устройстве для этого случая,Адрес записи(считывания) в(иэ)блок 111(112) соответствующего блока 5 может задаваться с входа 34устройства (Фиг. 1) или счетчиком 124блока 7 (фиг.4). На входе 34 устройства адрес задается процессором высшего уровня по отношению к процессорам, подключенным к шинам 27.1-27,п.Так как блок 111 используетсяв режиме записи, а блок 112 - в режиме чтения, то соответствующие сигналы, обеспечивающие такой режим работы устройства формируются одновременно. Сигнал записи на входе 48одного из блоков 5 формируется только для блока 111 (фиг. 3) в коммутаторе 9 записи (фиг. 5).Сигнал обращения формируетсяодновременно для обоих блоков 111и 112 на входе 68 в коммутаторе 10обращения (фиг. 6), причем сигналобращения задается как от блока 6управления обменом (выход 56) таки на входе 34 устройства (вход 67коммутатора 10) (фиг. 1). На входе 34 устройства сигнал обращениязадается аналогично сигналу записи. Кроме этого, конфигурация потоков данных через коммутаторы 113116 и магистральные элементы 117 38371 О 120 задается в соответствиис табл, 1 и 2,Таким образом, процессоры, подключенные к шинам 27.1-27.п, имеютвоэможность записывать свои сообщения в блоки 111 соответствующихблоков 5.1-5.п.Поскольку для блоков 112 формируется только сигнал обращения,то сообщения из блока 112 блока 5передаются через шину 28 в блок 4.Рассмотрим этот процесс. Предварительно отметим, что такая передачасообщений может производиться какс использованием ОЗБ 3 контроллерав качестве буфера, так и беэ него.Блок 3 в случае его использованияслужит для предварительного накопления сообщений из блоков 51-5.п, азатем для передачи накопленных сообщений в центральный ОЗБ 4. Это позволяет совместить во времени процессыобмена сообщениями блоков 5.1-5,ос внешними устройствами через входывыходы 27. 1-27. о, блоков 5. 1-5. ьс блоком 2 и блока 3 с блоком 4.При передаче сообщений из блоков 5.1-5,о коммутатор 12 включаетсяв режим передачи сообщений с магистрали 25 в магистраль 64, при этом 30на входе 72 коммутатора 12 (фиг,9)формируется единичный сигнал. Блок 3используется в режиме записи, поэтому на его входах 44 и 45 Формируютсясоответственно сигналы обращенияи записи (Фиг. 1). Адрес записи сообщений задается счетчиком 123 блока 7(Фиг. 4), а сообщение из магистрали 64 передается в блок 3 через шину 31 40По завершении обмена сообщениямиблоков 5.1-5.о с блоком 3 коммутатор 12 переводится в третье состояние и далее производится обмен междублоКами 3 и 4, Передача сообщений из 45блока 3 в блок 4 имеет особенность,связанную с тем, что разрядность слова блока 4 в два раза превышает разрядность слова блока 3. По этой причине два слова блока 3 размещаются 5 Ов одном слове бока 4. Рассмотрим,как это реализовано в устройстве.Условно такая запись делится на двапроцесса (запись старших разрядовслова и запись младших разрядов слова блока 4), протекающих аналогично.Адрес сообщения в блок 4 может зада-,ваться на входе 35 устройства (фиг.1) или счетчиком 15 при работе элементов данного устройства с блоком 4. Сигналы обращения и записи могут за даваться с входов 37 и 38 устройст-, ва соответственно или блоком 6 через магистральные элементы 19 - 21 соответственно при работе элементов данного устройства с центральным ОЗБ 4. Причем через магистральный элемент 20 формируется сигнал записи старших разрядов, а через магистральный элемент 21 - младших разрядов слова блока 4.На входах 35, 37 и 38 сигналы Формируются в том случае, когда осуществляется запись информации, поступающей от внешней системы через шину 23, а управляющие сигналы от блока 6 - в случае обмена сообщениями блоков устройства с блоком 4.Пересылка сообщений из блока 3 в блок 4 осуществляется через шину 31, магистраль 64, шину 75, коммутатор 13, шины 73.1 и 73.2, шины 23 и 74. При этом Формирование сигнала обращения .и кода адреса для блока 3 аналогично рассмотренному вьппе. Адрес приема сообщения в блок 4 задается в счетчике 15, причем самый младший разряд счетчика 15 в Форми" ровании кода адреса блока 4 не используется, т.е. изменение кода адреса блока 4 происходит при двух изменениях младшего разряда счетчика 15, что соответствует передаче двух слов ОЗБ 3 контроллера в центральный ОЗБ 4.Код адреса приема сообщения в блок 4 из счетчика 15 через блок 18 магистральных элементов, который управляется сигналом микроопераций с выхода 171 узла 87 (Фиг. 12) на управляющий вход 80 блока 18 (Фиг.1), поступает через шину 24 на адресный вход блока 4. Одновременно с адресом на управляющие входы блока 4 поступают сигналы обращения и записи в старшую или младшую часть централь ного ОЗБ 4. Сигнал обращения Формиl руется на выходе 173 микроопераций узла 87 (фиг. 12), который через магистральный элемент 19 и магистраль 29 поступает на вход обращения блока 4 (Фиг. 1). Сигнал записи формируется в два этапа. Вначале формируется сигнал записи старших разряцов слова блока 4 на выходе 175.1 узла 87 (фиг. 12), который поступает40 1136143 39 Входные сигналы блока 91 Состояние Выходные(входные) сигналы блока 91(5) 05 0 1 2 1 1 0 0 1 е ч а н и е.- безразличное состоян на вход записи старших разрядов блока 4 (фиг. 1) через магистральный элемент 20 и магистраль 30.1. После записи старших разрядов формируется сигнал записи младших разрядов на 5 выходе 175.2 блока 87 (фиг 12), который через магистральный элемент 21 и магистраль 30.2 поступает на вход записи младших разрядов блока 4 (фиг. 1).10Записываемое сообщение из блока 3 через шину 31, магистраль 64, шину 75 поступает на входной коммутатор 13. Управляющий сигнал на группу входов 84 коммутатора 13 поступает15 с выхода 176 узла 87 (фиг. 12) и открывает магистральные элементы 147 и 148 коммутатора 13 (фиг. 8). При этом на шинах 73.1 и 73.2 (фиг. 1) одновременно выставляется информация 20 с входа-выхода 75 блока 13. Поскольку сигнал записи для блока 4 формируется раздельно для старших и млад-ших разрядов, то вначале сообщение будет принято в старшие разряды слова блока 4, а затем следующее сообщение, также вьдаваемое на шины 73.1 и 73.2 с шины 75 одновременно, будет принято в младшие разряды слова блока 4. 30 Таким образом, два сообщения блока 3 размещаются в одном слове блока 4.Передача сообщения из блока 4 процессору верхнего уровня осуществляется по запросу внешней системы, при этом адрес сообщения в блоке 4 задается на входе 35 .устройства, сигнал обращения - на входе 37 устройства, а сообщение через шины 74 и 23 вьдается внешней системе. Для приема сообщений от внешней системы (процессора старшего уровня) дополнительно формируется сигнал записи на. входе 38 устройства. Для исключения на входах обращения центрального ОЗБ 4 неопределенности при переводе магистрального элемента 19 в(из) третье состояние его выход через резистор 22 подклюечен к источнику питания. Гарантированное таким образом отсутствие несанкционированного обращения к центральнрму ОЗБ 4, которое при отсутствии сигнала обращения не реагирует на сигналы записи, позволяет между выходами магистральных элементов 20 и 21 и источником питания не ставить аналогичных резисторов,Таблица 142 1136143 Таблица 2Нанравление обмена между шинами 27.1, 28, и блоками 111 и 112 Состоя- Входные (выходные)сигналы блока 5 ние 11 121.2 121.3 12).4 121.5 47 О 0 1 1 1 1 0 1 1 1. 1 0 1 0 О 1 1 1 1 1 0 1 1 0 0 0 1 0 0 1 1111 27,1;111" 27. х 112"28. 1 28,х 112 2. 27. 11 11; 112 ф 28,1 327.д 111, 112 ь 27.1,28 1 112 4. 112+27 ядр 0 1 О 0 0 6. 1, 0 0 0 1 27.Ы 11 р 7,0 28. 11 11 1 0,0 О 00 1 0 1 1 1 0 1 0 8. 9. 1 1 0 0О 1 1 0 1 С 2О 1 0 3. 0 0 О 14. 1 . 0 111 27.1 15. 1 0 27.1 1110 0 27.1 112 40 0 27.1 12 16,0 0 0 0 0 17,0 18. П р и м е ч а н и е.- безразличное состояние. 0О1 . 0О О 1О О 27.1 112;27.1 28.1 28 1 27 д 111. 28.1 28.д 111 111 ф.28.3. 112 28.д 28.3. 112 111 -281 28.1 1111136143вого элемента И, второй разряд первой группы выходов регистра микро- команд; выходы второго и третьего элементов И и пятый разряд первой группы выходов регистра микрокоманд образуют пятую группу выходов блока управления обменом, группа выходов дешифратора управления обращениемобразует шестую группу выходов блока управления обменом, первый и четвертый разряды второй группы выходов регистра микрокоманд и выход чет-,вертого элемента И образуют седьмую группу выходов блока управления обменом, второй выход генератора тактовых импульсов соединен с первым входом первого элемента И и являетсяпервым управляющим выходом блока управления обменом, выход микрооперации разрешения обмена регистра микрокоманд является вторым управляющим выходом блока, при этом в блоке "управления обменом выход микрооперации конца команды регистра микрокоманд соединен с первым и вторымуправляющими входами коммутатора адреса, вторая группа информационных входов которого соединена с выходом мультиплексора и группой немодифицируемых разрядов адресного выхода памяти микрокоманд, модифицируемый разряд адресного выхода которого сое" динен с вторым информационным входом мультиплексора, группа адресных входов которого соединена с группой выходов кодов логических условий памяти микрокоманд, операционная часть выходов которой соединена с группой информационных входов регистра микрокоманд, выход микрооперации конца работы блока которого соединен с пер" вым входом пятого элемента И, выход которого соединен с нулевым входом триггера пуска, выход которого сое" динен с входом генератора тактовых импульсов, первый выход которого соединен с синхровходом регистра адреса, группа входов которого соединена с группой выходов коммутатора адреса, а группа выходов " с груп пой входов памяти микрокоманд, третий выход генератора тактовых импульсов соединен с первым управляющим входом узла коммутации внешних запоминающих блоков и узла дешифраторов управления счетчиками, а также с первыми входами третьего и четвертого элементов И и вторым.ПестмалРедактор В.Петраш Корректор М.Макс имншинец Тираж 710 Подписное НИИПИ Государственного комитета СССР по делам изобретений и открытий Мбсква, Ж, Раушская наб., д. 4/51136143управляющим входом дешифратора запи. си, первый управляющий вход которого соединен с вторым управляющим входом коммутатора управляющих сигналов и с выходом микрооперации разрешения записи регистра микрокоманд, синхровход которого соединен с вторым входом пятого элемента И, с вторыми управляющими входами узла коммутации внешних запоминающих блоков и узла дешифраторов управления счетчиками, с первым входом второго элемента И .и с четвертым входом генератора тактовых импульсов, выход микрооперации управления обращением регистра микрокоманд соединен с управляющимИзобретение относится к вычислительной технике и может быть исполь. зовано в,многопроцессорных вычислительных системах в качестве устройства специального процессора для ор-, ганизации обмена данными.Известно устройство для сопряжения, содержащее блок синхронизации, блок управления обменом, коммутатор информации Ь 1. 10Недостатками устройства являются низкое быстродействие и большой объ ем оборудования.Известно также многоканальное устройство для сопряжения источников 15 сообщений с цифровой вычислительной машиной, содержащее блок синхронизации, блоки хранения сообщений, блоки дешифрации, коммутатор записи, коммутатор считывания 2 . 20Недостатками данного устройства являются низкое быстродействие и узкая область применения. Известно также многопрограммное 25 устройство сопряжения, содержащее адаптер связи с каналом, адаптер связи с внешним устройством, регистр адреса, регистр данных, регистр команды, блок управления, З 0 генератор, регистр микрокоманд, дешифратор микрокоманд, блок выработки адреса микрокоманд, блок коммутации сигнала выборки 1.31. входом дешифратора управления обращением, первый, третий и четвертыйразряды первой группы выходов регистра микрокоманд соединены с вторымивходами первого, второго и третьегоэлементов И соответственно, пятыйразряд второй группы выходов регистра микрокоманд соединен с вторым входом четвертого элемента И,третья и четвертая группы выходоврегистра микрокоманд соединены соответственно с группами информационныхвходов узла дешифратора управления счетчиками и узла коммутации внешних запоминающих блоков. 2Недостатками указанного устройства являются низкое быстродействие и ограниченная область применения.Наиболее близким по технической сущности и достигаемому эффекту является многоканальное устройство для сопряжения источников сообщения с цифровой вычислительной машиной, ,содержащее генератор импульсов, блокешифрации, первый - и -й каналы,одержащие блоки хранения сообщений, элемент ИЛИ, реверсивный счетчик, коммутатор записи и коммутатор считывания, коммутатор входов, коммутатор вьмодов, блок сравнения, блок дешифрации, содержащий первый - о -й элементы И и дешифратор, блок дешифрации числа заявок в канале, причем выход генератора импульсов соединен с входом блока дешифрации, группа входов устройства соединена с группой информационных входов коммутатора входов, группа выходов которого сое-динена с кодовыми входами коммутаторов записи каналов и входами элементов ИЛИ каналов, вьмоды которых соединены с управляющими входами коммутаторов записи каналов и суммирующими входами реверсивным счетчиков каналов, выходы которых соединены с группой входов дешифратора блока дешифрации и с группой входов блока дешифрации числа заявок в каналах, группа выходов которого соединена11361с группой входов блока сравнения,первая группа выходов которого соединена с группой адресных входов коймутатора входов; а вторая группавыходов - с группой входов коммутатора выходов, с первыми входами первого - ь -го элементов И, первый выходкоторого соединен с вторым входомкоммутатора входов, а второй выходобразует выход устройства, выходы Окоммутаторов записи каналов соединены .с кодовыми входами блоков хранениясообщений каналов, выходы которыхсоединены с группой информационныхвходов коммутатора выхода, группа 15выходов дешифратора блока дешифрациисоединена с вторыми входами первого .ь-го элементов И блока дешифрации,выходы которых соединены с управляющими входами коммутаторов считывания каналов и вычитающими.входамиреверсивных счетчиков каналов, выходй коммутаторов считывания каналовсоединены с управляющими входамиблоков хранения сообщений каналов 41.Недостатками известного устройства являются низкое быстродействиеи узкая область использования.Низкое быстродействие обусловлено Зотем, что в устройстве используется ипараллельно работающих каналов,содержащих блоки хранения сообщений.В каждый момент времени в блоке хранения сообщений каналов может производиться либо запись сообщения, либосчитывание. Это приводит к тому, чтообщее время обмена сообщениями увеличивается.Суммарное среднее время одного 40цикла работы 3-го канала Ц=1,ь) Твычисляется по формуле:- среднее время записи1 э фи считывания из д-гоблока хранения сообще.ний соответственно;ш . - число блоков хранения1сообщений 1-го каналаустройстваИз выражения (1) следует, что среднее время одного цикла работы 1-канала увеличивается за счет невозможности совмещения процессов э 43 аписи и считывания сообщений из блоков хранения сообщений для одного и того же канала, это обусловлено заданием жесткого порядка работы канала по записи, а затем считыванию сообщений.Узкая область применения известного устройства обусловлена невозможностью обмена сообщениями по гибкому алгоритму. Это связано с тем, что в устройстве предопределен последовательный порядок записи и считывания сообщений в каналы и, кроме того, устройство не позволяет обмениваться сообщениями.Цель изобретения - повышение быстродействия и расширение области применения устройства путем организации параллельной записи и считывания информации.Поставленная цель достигается тем, что в .устройство для обмена данными в многопроцессорной вычислительной системе, содержащее группу блоков хранениясообщений, коммутатор записи, коммутатор обращения, первый коммутатор адреса, выходной коммутатор, входной коммутатор, счетчик адреса, причем первая группа информационных входов-выходов блоковхранения сообщений группы соединена с первой группой информационных входов-выходов выходного коммутатора и с группой информационных входов-выходов устройства, первая группа информационных входов первого коммутатора адреса является первой группой адресных входов устройства, первые управляющие входы коммутаторов записи и обращения образуют соответствующие группы управляющих входов устройства, группа выходов коммутатора ,записи соединена с соответствующими входами управления записи хранения сообщений группы, группа выходов коммутатора обращений соединена с соответствующими входами обращения блоков хранения сообщений группы, первая и вторая группы выходов первого коммутатора адреса соединены соответственно с первой и второй группами адресных входов блоков хранения сообщений группы, введены постоянная память (ПП) команд, блок буферной памяти, оперативный запоминающий блок (ОЗБ) контроллера, центральный оперативный запоминающий блок, блок управления обменом, блоксчетчиков, второй коммутатор адреса,.сумматор, регистр косвенного адреса,регистр исполнительного адреса, блокмагистральных элементов, первый,второй и третий магистральные элементы, причем вторая группа информационных входов-выходов блоков хранениясообщений группы соединена с группой информационных входов-выходовсоответствующего периферийного про- . 10цессора, группа адресных входовцентрального ОЗБ соединена с группойвыходов блока магистральных элементов и образует вторую группу адресных входов устройства, вход обращения центрального ОЗБ соединен с выходом первого магистрального элемента и является входом обращения устройства, первый и второй входы записи центрального ОЗБ соединены с выходами второго и третьего магистральных элементов соответственно и образуют вход записи устройства, входпуска блока управления обменом является .одноименным входом устройства, 25вход разрешения внешнего обмена бло- .ка управления обменом является одноименным входом устройства, втораягруппа информационных входов-выходоввыходного коммутатора соединена 30с группой выходов ПП команд, с группой информационных входов счетчикаадреса, блока счетчиков регистракосвенного адреса, группой входов1 кода адресации блока управления обменом, первой группой информационныхвходов второго коммутатора адреса,а также с группой информационныхвходов-выходов ОЗБ контроллера ипервой группой информационных входов-выходов выходного коммутаторасоответственно, первая группа выходов блока управления обменом соединена с группой управляющих входов блока счетчиков, первая группа выходовкоторого соединена с первой группойвходов блока управления обменом,вторая группа выходов блока управления обменом соединена с группой входов управления обменом блоков хране" 50ния сообщений группы, выход первогоразряда третьей группы управляющихвыходов блока управления обменомсоединен с разрешающими входами блока магистральных элементов, первого, 5второго и третьего магистральныхэлементов, выходы второго и третьего разрядов третьей группы выходов блока управления обменом соединенысоответственно со счетным и синхронизирующим входами счетчика адреса,третья группа выходов блока управления обменом соединена соответственнос информационным входом первого магистрального элемента, выходом запроса непосредственного доступа устройства, информационными входами второго и третьего магистральных элементов и с группой управляющих входоввходного коммутатора, четвертаягруппа выходов блока управления обменом соединена с группой информационных входов коммутатора записи,пятая группа выходов блока управления обменом соединена соответственно с синхронизирующим входом регистра косвенного адреса; управляющимвходом второго коммутатора адреса,синхронизирующим входом регистра исполнительного адреса, входами записи и обращения блока буферной памяти, шестая группа выходов блокауправления обменом соединена с соответствующими управляющими входамизаписи блоков хранения сообщенийгруппы, первый управляющий выходблока управления обменом соединенс вторым управляющим входом коммутатора записи, второй управляющийвыход блока управления обменом соединен с вторым управляющим входомкоммутатора обращения, седьмая группа управляющих выходов блока управления обменом соединена соответственно с первым и вторым управляющимивходами выходного коммутатора, входами обращения и записи ОЗБ контроллера и входом обращения.ПП команд,вторая и третья группы выходов блока счетчиков соединены с второй итретьей группами входов блока управления обменом, выход управляющегоразряда третьей группы выходов блока счетчиков соединен с третьимиуправляющими входами коммутаторазаписи, коммутатора обращения иуправляющим входом первого коммутатора адреса, четвертая группа выходовблока счетчиков соединена с второйгруппой информационных входов первого коммутатора адреса, пятая груп.па выходов блока счетчиков соединена с группой адресных входов ОЗБконтроллера, выходы младших разрядовпятой группы выходов блока счетчиков соединены с четвертой группойвходов блока управления обменом, шестая группа выходов блока счетчиков соединена с группой адресных входов ПП команд, вход внешней записи блока управления обменом соеди нен с первым входом коммутатора записи, выходы регистра косвенного адреса соединены с первой группой входов сумматора, выходы которого соединены с второй группой информа ционных входов второго коммутатора адреса, выходы которого соединены с группой информационных входов регистра исполнительного адреса, выходы которого соединены .с второй груп пой входов сумматора и с группой адресных входов блока буферной памяти, группа входов-выходов блока буферной памяти соединена с первой группой информационных входов-выходов выход ного коммутатора, выходы всех разрядов счетчика адреса, кроме младшего, соединены с соответствующими информационными входами блока магистральных элементов, группа информацион ных входов-выходов центрального ОЗБ; соединена с второй и третьей группами входов-выходов входного коммутатора, причем блок управления обменом содержит память микрокоманд, узел 30 дешифраторов управления счетчиками, узел коммутации внешних запоминающих блоков, регистр адреса, регистр микрокоманд, коммутатор адреса, коммутатор управляющих сигналов, мульти-З 5 плексор, дешифратор записи, дешифратор управления обращением, генератор тактовых импульсов, триггер пуска, пять элементов И, при этом группа информационных входов дешифратора 40 управления обращением соединена с группой одноименных входов дешифратора записи и образует первую группу входов блока управления обменом, группа июформационных входов 45 мультиплексора образует вторую группу входов блока управления обменом, группа входов коммутатора управляющих сигналов образует третью группу входов блока управления обме ном, первая группа информационных входов узла коммутации внешних запоминающих блоков образует четвертую группу входов блока управления обменом, первый управляющий вход коммутатора управляющих сигналов является входом внешней записи блока управления обменом, единичный вход триггера пуска является входом пускаблока управления обменом, первыйинформационный вход мультиплексораявляется входом разрешения внешнегообмена блока управления обменом,первая группа информационных входовкоммутатора адреса образует группуодноименных входов блока управленияобменом, группа выходов узла дешифраторов управления счетчиками образует первую группу выходов блокауправления обменом, группа выходовкоммутатора управляющих сигналовобразует вторую группу выходов блока управления обменом, группа выходов узла коммутацИи внешних запоминающих блоков образует третью груп-,пу выходов блока управления обменом,.группа выходов дешифратора записиобразует четвертую группу выходовблока управления обменом, выход первого элемента И, второй разряд первой группы выходов регистра микрокоманд, выходы второго и третьегоэлементов И и пятый разряд первойгруппы выходов регистра микрокомандобразуют пятую группу выходов блокауправления обменом, группа выходовдешифратора управления обращениемобразует, шестую группу выходов блока управления обменом, первый ичетвертый разряды второй группы выходов регистра микрокоманд и выходчетвертого элемента И образуют седьмую группу выходов блока управленияобменом, второй выход генераторатактовых импульсов соединен с первым входом первого элемента И и является первым управляющим выходомблока управления обменом, выход микрооперации разрешения обмена регистра микрокоманд является вторымуправляющим выходом блока управленияобменом, при этом в блоке управленияобменом выход микрооперации концакоманды регистра микрокоманд соеди;нен с первым и вторым управляющимивходами коммутатора адреса, втораягруппа информационных входов которого соединена с выходом мультиплексора и группой немодифицируемых разрядов адресного выхода памяти микрокоманд, модифицируемый разряд адресного выхода которого соединен с вторым информационным входом мультиплексора, группа адресных входов которого соединена с группой выходовкодов логических условий памятимикрокоманд, операционная часть выходов которой соединена с группой информационных входов регистра микрокоманд, выход микрооперации конца работы блока которого соединен с пер вым входом пятого элемента И, выход которого соединен с нулевым входом триггера пуска, выход которого соединен с входом генератора тактовых импульсов, первый выход которого сое. 10 динен с синхровходом регистра адреса, группа входов которого соединена с группой выходов коммутатора адреса, а группа выходов - с группой входов памяти микрокоманд, третий 15 выход генератора тактовых импульсов . соединен с первым управляющим входом узла коммутации внешних запоминающих блоков и узла дешифраторов управления счетчиками, а также с первыми 20 входами третьего и четвертого элементов И и вторым управляющим входом дешифратора записи, первый управляющий вход которого соединен с вторым управляющим входом коммутатора управ ляющих сигналов и с выходами микро- операции разрешения записи регистра микрокоманд, синхровход которого соединен с вторым входом пятого элемента И, с вторыми управляющими ЗО входами узла коммутации внешних запоминающих блоков и узла дешифраторов управления счетчиками, с первым входом второго элемента И и с четвертым выходом генератора тактовых импульсов, выход мнкрооперации управления обращением регистра микрокоманд соединен с управляющим входом дешифратора управления обращением, первый, третий и четвертый раз ряды первой группы выходов регистра микрокоманд соединены с вторыми входами первого, второго и третьего элементов И соответственно, пятый разряд второй группы выходов регистра микрокоманд соединен с вторым входом четвертого элемента И, третья и четвертая группы выходов регистра микрокоманд соединены соответственно с группами йнформационных входов 50 узла дешифраторов управления счетчиками и узла коммутации внешних запоминающих блоков.Повышение быстродействия достигается совмещением во времени процессов записи и считывания сообщений в блоки приема сообщений путем введения новых элементов и связей. Расширение области применения устройства осуществляется введением новых элементов и связей, обеспечивающих произвольную дисциплину обменасообщениями между источниками с использованием микропрограммного принципа управления записью и считыванием сообщений.Кроме того, введенные новые элементы и связи, обеспечивающие устранение недостатков известного устройства,позволяют повысить надежностьфункционирования устройства, Это связано с тем, что для хранения программфункционирования устройства можетиспользоваться не только ПП команд,но и ОЗБ контроллера. Гибкость дисциплин обмена сообщениями достигается за счет возможности задания программы обмена сообщениями внешнимиисточниками,Введение ПП команд позволяет расширить область применения устройства за счет возможности лрограммирования дисциплин обмена сообщениями.Введение блока буферной памятии соответствующих связей обеспечивает повышение быстродействия и расширение области применения устройстваза счет согласования быстродействияпроцессоров разных уровней управления вычислительной системы, которыеявляются источниками (приемниками)сообщений. При этом блок буфернойпамяти используется для промежуточного хранения сообщений.Введение центрального ОЗБ и соответствующих связей, а также блокамагистральных элементов и магистраль .ных элементов позволяет повыситьбыстродействие устройства и системыв целом и расширить область применения устройства за счет возможностисовмещения во времени процессов обмена сообщениями источниками и приемниками различных уровней. Например,возможно совмещение процессов обмена сообщениями блока буферной памяти с блоками хранения сообщенийи центрального ОЗБ с процессоромверхнего уровня,Введение ОЗБ контроллера и соответствующих связей позволяет повысить быстродействие и расширитьобласть применения устройства засчет использования этого блока дляпромежуточного хранения сообщенийпри оЬмене между блоками хранения1 О сообщений и центральным ОЗБ и возможности задания программы обменасообщениями с внешней системой путемзаписи программы обмена в ОЗБ:контроллера. 5Введение блока управления обменом,блока счетчиков и соответствующихсвязей позволяет обеспечить реализацию алгбритмов обмена сообщениямиустройством.Введение регистров косвенногои исполнительного адресов, сумматора,второго коммутатора адреса и соответствующих связей обеспечивает возможность применения расширенных способов адресации блока буферной памяти,что позволяет сокращать время выборки сообщений из этого блока.На фиг. 1 представлена функцио нальная схема предлагаемого устройстОва для обмена данными в многопроцессорной вычислительной системе; нафиг. 2 - функциональная схема блокауправления обменом; на фиг, 3 - функциональная схема блока хранения сооб щений; на фиг. 4 - функциональнаясхема блока счетчиков; на фиг; 5 -функциональная схема комммутаторазаписи; на фиг. 6 - функциональнаясхема коммутатора обращения; на ЗОфиг. 7 - функциональная схема комму.татора адреса; на фиг. 8 - функциональная схема входного коммутатора;на фиг. 9 - функциональная схема выходного коммутатора; на фиг. 10 -функциональная схема блока дешифраторов управления счетчиками; нафиг. 11 = функциональная схема коммутатора управляющих сигналов; нафиг. 12 . - функциональная схема блока 4 Окоммутации внешних запоминающих блоков.Устройство для обмена даннымив многопроцессорной вычислительнойсистеме содержит (фиг. 1) ПП 1 команд, блок 2 буферной памяти, ОЗБ 3контроллера, центральный ОЗБ 4, блоки 5.1-5 ь хранения сообщений,блок 6 управления обменом, блок 7счетчиков, второй коммутатор 8 адре Оса, коммутатор 9 записи, коммутатор 10 обращения, первый коммутатор 11 адреса, выходной коммутатор 12, входной коммутатор 13, сумматор 14, счетчик 15 адреса, регистр 16 косвенного адреса, регистр 17 исполнительного адреса,блок 18 магистральных элементов,первый 19, второй 20 и третий 21магистральные элементы, резистор 22,информационную шину 23, адреснуюшину 24, внешнюю магистраль 25данных, шину 26 буферизации данных,группу внешних шин 27.1-27.п данных, группу внутренних шин 28.1-28.данных, магистраль 29 обращения,первую 30.1 и вторую 30,2 магистрализаписи, внутреннюю 31 шину команди данных, вход 32 пуска, вход 33разрешения внешнего обмена, первую 34группу адресных входов устройствавторую 35 группу адресных входовустройства, выход 36 запроса непосредственного доступа, вход 37 обра.щения устройства, вход 38 записиустройства, вход 39 обращения блока 1, группу,40 адресных входовблока 1, группу,41 выходов блока 1,вход 42 записи блока 2, вход 43обращения блока 2, вход 44 обращения блока 3, вход 45 записи блока 3,группу 46 входов управления обменомблоков 5.1-5.л, входы 47. 1-4711управления чтением блоков 5.1-5.осоответственно, входы 48.1-48.ьуправления записью блоков 5,1-5.псоответственно,. вход 49 внешней записи блока 6, третью группу 50 выходов блока 7, первую 51, третью 52,четвертую 53 и пятую 54 группы выходов блока 6, первый 55 и второй 56управляющие выходы блока 6, седьмуюгруппу 57 выходов блока 6, группу 58информационных входов блока 7, первую 59, вторую 60, четвертую 61 ипятую 62 группы выходов блока 7, четвертую группу 63 входов блока 6,внутреннюю магистраль 64 данных,управляющий вход 65 коммутатора 8,выход 66 управляющего разряда третьей группы 50 выходов блока 7, первыйвход 67 коммутатора 10, группу 68 выходов коммутатора 10, первую группу 69 адресных выходов коммутатора 11,вторую группу 70 адресных выходовкоммутатора 11, первый 71 и второй 72управляющие входы коммутатора 12,третью 73.1 и четвертую 73.2 внутрен"ние,информационные шины, вторую внут"реннюю информационную шину 74,.первую внутреннюю информационную шину 75,счетный 76 и синхронизирующий 77входы счетчика 15, синхронизирующийвход 78 регистра 16, синхрониэирующий вход 79 регистра 17, выход 80первого разряда третьей группы 52