Патенты опубликованные 30.11.1981

Номер патента: 885983

Опубликовано: 30.11.1981

Автор: Шилов

МПК: G05F 1/58

Метки: компенсационный, постоянного, стабилизатор

...прибор 7 на однопереходном транзисторе, первая база которого подключена к эмиттеру транзистора 2,вторая база подключена к общей шине 8, аего эмиттер подключен к точке соединениядатчика токовой перегрузки резистора 9 иколлектора основного транзистора регулирую.щего элемента 5, анод светодиода оптоэлек.тронного прибора 7 подключен к общей шине 8, а катод через стабилитрон 10 и установочный резистор 11 подключен к выходномувыводу 12 и к змиттеру основного транзистора регулирующего элемента 5,Стабилизатор работает следующим образом.При возникновении токовой перегрузкиувеличивается падение напряжения на резисторе 9, следовательно, увеличивается положительный потенциал эмиттера (по отношению кпервой базе) однопереходного...

Номер патента: 885984

Опубликовано: 30.11.1981

Авторы: Давыдов, Зайцев, Луценко

МПК: G05F 1/58

Метки: замыкания, защитой, короткого, перегрузки, стабилизатор

...замыкания,3 где зацепа от перегрузки и короткого за. мыкания реализуется путем перевода стабилизатора из режима стабилизации выходного напряжения в режим стабилизации выходноготока 1.Возрастание мощности, рессеиваемой регулирующим элементом во время перегрузки и короткого замыкания, является недостатком известного стабилизатора.Наиболее близким к предлагаемому по технической сущности является стабилизатор напряжения с защитой от перегрузки и корот кого замыкания, содержащий включенный последовательно в одну из силовых шин ре. гулируюший элемент, резисторный датчик тока, включенный последовательно в другую силовую шину, дифференциальный усилитель, один вход которого соединен с одним выход. ным выводом, другой вход через эле...

Номер патента: 885985

Опубликовано: 30.11.1981

Авторы: Зерницкая, Зерницкий, Кушак, Цирульников

МПК: G05G 7/00

Метки: комбинированный, привод

...блока 25 сравнения, Вход усилителя 27 мощности присое.динен к выходу управляющего усилителя 26напряжения, а выход - ко входу двигателя 1,Комбинированный привод работает следующим образом,Сложенное положение рукоятки 8 соответствует работе привода от двигателя 1. Эксцентрик 11 при этом прижимает рычаг 12к маховику 7, другое плечо этого рычага удерживает управляющий валик 13 в таком поло.женин, что ведущая зубчатая полумуфта 21. и зубчатый венец 17 ведомой полумуфты 16сцеплены. Вал маховика 7 вместе с кресто.виной .б заторможены зубчато-фрикционноймуфтой 15, Солнечное колесо 4 и ведущаяфрикционная полумуфта 20 могут вращатьсясвободно. От внешнего задающего узла 28 навход блока 25 сравнения поступает напряжение, процорциональное задаваемой...

Номер патента: 885986

Опубликовано: 30.11.1981

Автор: Джупий

МПК: G06F 3/02

Метки: ввода, информации

...С.1Устройство работает следующим образом,В исходном состоянии все клавиши блока 1разомкнуты и цепи прохождения сигналов навыходы вертикальных шин разорваны, на выходе элемента ИЛИ - НЕ 5 - уровень логического "0", счет импульсов счетчику 8 разрешен,Поступающие с частотойна счетный входсчетчика 8 с выхода генератора 9 импульсы вырабатывают уровень логической 1" на выходечетвертого разряда счетчика 8, по переднемуфронту которого устанавливаются в 0" триггеры 11 и 14, Импульсы с выхода генератора9 поступают также на двоичный счетчик 3, свыходов которого периодическая последователь.ность двоичных чисел 1 - 7, поступающая навходы дешифратора 2, преобразуется в семьпериодических последовательностей, сдвинутыхна такт импульсов на выходах...

Номер патента: 885987

Опубликовано: 30.11.1981

Авторы: Ваганов, Васильев, Гордин

МПК: G06F 3/02

Метки: ввода, информации

...ренерсивного второго счетчика 8 сигналы отсутст.вуют. В реверсивном втором счетчике 8 находится информация, которая индицируется блоком 9 индикации и присутствует в виде кода на выходе 13 устройстна.При нажатии первого кнопочного переключателя б сигнал через второй элемент ИЛИ 12 деблокирует первый счетчик 2 и первый дополнительный элемент И 10. На выходе первого элемента И 3 появляется поделенная тактовая частота, определяемая самым старшим разрядом первого счетчика, т.е. самая низкая частота. Сигнал с выхода первого элемента И 3 через первый элемент ИЛИ 5 и первый дополнительный элемент И 10 поступает на вход прямого счета второго счетчика 8. На выходных шинах 13 происходит изменение цифровой информации в сторону увеличения, которая...

Номер патента: 885988

Опубликовано: 30.11.1981

Авторы: Баранов, Хропост

МПК: G06F 3/04

Метки: вычислительных, двух, машин, сопряжения

...в регистр 15 осуществляется узлом 20, поскольку в этом случае сигналом прерывания триггер 31 установлен в 1, а единичный выход триггера соединен с управлякщим входом регистра 15. Запись первого байта информации в регистр 11 осуществляется управляющим сигналом узла 20, который Формируется на первом выходе дешифратора .42 и подключает регистр 11 через входной коммутатор 18 к блоку 25, поскольку в.исходном состоянии триггер 41 находится в нулевом состоянии, а содержимое счетчика 40 после поступления первого сигнала прерывания шины 73 становится равньв)1 единице.885988 Сигнал с шины 73 поступает такжев узел 22, обеспечивая добавление в счетчик 50 единицы (в исходном ссстоянин счетчики 50,56 и триггер 62 в нулевом состоянии) .Высокий...

Номер патента: 885989

Опубликовано: 30.11.1981

Автор: Максименко

МПК: G06F 3/04

Метки: вычислительной, однородной, системы, сопряжения

...поступает информацияразрешающая прохождение управляющихи информационных данных с ший 12 и13 через блок 1 коммутации на шины14 и 15 блока коммутации или с шин17,18 и 19 через блок 1 коммутациина информационные и управляющие шины12 и 13 устройства.Настроечная информация в блок 2может поступить или из микро-ЭВМ,связанной с данным устройством по шине17, при разрешении с первого выходадешифратора 3, или из другой микроЭВМ по шине 12 при разрешении по управляющей шине 13 через блок 1 пошинам 15 и 14 соответственно. 20Операция обмена.После настройки всех устройств длясопряжения связанные с ними микроЭВМ, образующие подсистему, переходятк выполнению параллельной программы. 25В процессе выполнения подсистемойОВС параллельной прОграммы...

Номер патента: 885990

Опубликовано: 30.11.1981

Автор: Мамедов

МПК: G06F 3/05

Метки: временных, генерации, меток

...содержит генератор 1 им- Зо пульсов, делитель 2 частоты, первый ключ 3, первый блок 4 ключей, регистр 5 памяти, второй блок 6 ключей, счет-, чик 7 импульсов, первый и второй триггеры 8 и 9, элемент ИЛИ 10, пер вый, второй, третий, четвертый и установочные входы 11"15 устройства, первый и второй выходы 16 и 17 устройства и второй ключ 18.Устройство работает следующим об О разом. В исходном состоянии ключ 3 закрыт и импульсы с генератора 1 через ,делитель 2 в счетчик 7 не псступают, Запуск устройства осуцествляется последовательной подачей сигналов на входы 15,14 и 12, При этом код временного интервала пбступает через блок 4 ключей в регистр 5 и запоминается. Кроме того, сигнал со входа 14 через элемент ИЛИ 10 вызывает передачу кода с...

Номер патента: 885991

Опубликовано: 30.11.1981

Автор: Голубчик

МПК: G06F 3/153

Метки: ввода, вывода, информации

...сигналы, величина которых пропорциональна площадям выходных импульсов логического блока 9. Сигнал рассогласования Формирователя 12 представляет собой напряжение, пропорциональное величине рассогласования между положением следящего визира и положением точки контура (линии), воспроизводимого на экране электроннолучевой трубки 4.Шифратор 10 разрешает передачу сигнала с импульсного детектора 11 на формирователь 12 в каждом цикле воспроизведения импульса привязки и двойных импульсов, если он зафиксировал два импульса с выхода блока 9, По переднему фронту первого импульса шифратор 10 устанавливается в исходное состояние, и если не появляется второй импульс, то шифратор 10 устанавливает детектор 11 и формирователь 12 в исходное...

Номер патента: 885992

Опубликовано: 30.11.1981

Авторы: Габелко, Смирнов

МПК: G06F 7/00

Метки: вычислительная, однородная, среда

...инверсный выход схемь24.2 сравнения подключен к первому входуэлемента И 23.2, к третьему входу элементаИ 29.2, инверсный выход схемы 24.1 сравненияподключен к первому входу элемента И 23.,ко второму входу элемента И 29.2 н ко второму входу элемента И 29.1. Вторые входыэлементов И 23.3, 23,2 подключены к выходамэлементов ИЛИ - 22.2, 22. соответственно,а второй вход элемента И 23,1 подключен квыходу трютера 20; К первому, второму итретьему входам элемента ИЛИ 22,2 второйгруппы подключены выходы элементов И 26.2и 27. и 29.2, соответственно, к первому ивторому входам элемента ИЛИ 22,1 пощапочены выходы элементов И 2 б,1 и 29.1 соответственно, при этом первые входы элементовИ 29,1 29,2 подключены к выходам трнгге.ров 19 и 17 соответственно,...

Номер патента: 885993

Опубликовано: 30.11.1981

Авторы: Грибков, Илюшечкин, Кошелев, Степукова

МПК: G06F 7/38

Метки: арифметическое

...4, двг чего поуправляющим шинам 19 или 17 подаютсясоответствующие номера регистров, либо свыходов блока 1 или умножителя 2, илинормализатора 3, или со входа 13 устройства.Одновременно по управляющей шине 16.зз подается код операции, например операции суммирования.Через такт работы устройства на выходеблока 1 устанавливается значение суммы. Этот93 1 Осылается в регистр 7 и нормализуется в норма.лизаторе 3, после чего помещается в регистры6 н 7 и в одну из групп 4 или 5. Помещениев регистр 6 нормализованного дешпеля обеспечивает на входах блока 11 соответствующие раз.ряды делителя, После этого начинается этапполучения обратной величины от делителя,На первом и нулевом тактах работы устройства по реализации получении обратной функции во...

Номер патента: 885994

Опубликовано: 30.11.1981

Авторы: Жуков, Медведев

МПК: G06F 7/38

Метки: вычислительное

...код множителя, а в регистре 5 - код множимого ипусть в этих регистрах записаны соответственномладшие части чисел, Тогда в течение двухтактов выполняется первый циклумножения,В конце второго такта на регистр 4 поступаеткод старшей части множителя и осуществляется запись первого результата умножения в ре.гистры 8 и 9,На третьем и четвертом тактах выполняетсявторой цикл умножения. В течение третьеготакта код регистра 9 через коммутатор 19 иосумматор 21 считывается на выходную шину32. В четвертом такте осуществляется записькода регистра 8 через коммутатор 19 и сумматор 21 в регистр 12 и запись в регистры4 и 5, соответственно, младшей и старшей час 35ти множителя и множимого, В конце четвертого такта результат второго умножения...

Номер патента: 885995

Опубликовано: 30.11.1981

Автор: Шостак

МПК: G06F 11/10, G06F 7/50

Метки: контролем, сложения, чисел

...нечетныхразрядов сумматора 3, а его выход соединенсо вторым входом блока 19 нредсказаиия четности результата и с первым входом второгосумматора 21 но модулю два, второй и третийвходы которого соединены с выходами вторыхсумматоров 7 и 11 сложения по модулю дваблоков 5 и 9 формирования четкостей перво.го и второго операндов соответственно, а выходсоединен сйервым входом четвертой схемы 25сравнения, второй вход которой соединен с вы.ходом второго сумматора 18 по модулю дваблока 16 формирования четности результата,вход которого соединен с выходом 35 значе-,ния четных разрлпов регистра 4 результата. Кроме того, третий и четвертый входы бло. ка 19 предсказания четности результата, соеди. иены со входами 28 и 31 значения четностей первого и...

Номер патента: 885996

Опубликовано: 30.11.1981

Авторы: Жабин, Корнейчук, Меженый, Мишинский, Тарасенко, Токовенко

МПК: G06F 7/50

Метки: сумматор, фазоимпульсный

...входы триггеров1 и 2 соединены со входами слагаемых х35и у сумматора, а нулевые входы триггеров 1 и2, а также единичный вход триггера 4 и входпервого разряда регистра 8 - с шиной сигналаначальной установки (НУ) сумматора. Выходпервого разряда регистра 8 связан со входом40его последнего разряда, выход которого соединен с первым входом элемента Ю запрета. Второй вход элемента 10 запрета соединен с выход.дом элемента И 6, а его выход является выходом суммы, на котором формируется сигнал Б,и связан с нулевым входом триггера 4. Еди.Иничный выход триггера 4 связан со вторым вхо-дом элемента И 11, первый вход которогосоединен с шиной нулевой константы 1 о, а еговыход является выходом сигнала переноса вдтарший разряд Рр сумматора.Сумматор...

Номер патента: 885997

Опубликовано: 30.11.1981

Авторы: Ганитулин, Зибиров, Поляков

МПК: G06F 7/544

Метки: вычисления, полинома

...на восьмом выходе элемента 45 задержки и поступающему на первый и второй коммутаторы 17 и 18, начинается выполнение первой итерации первого вида. В ре зультате на первую и вторую группы элементов И 10, 11 через второй коммута тор 18 со второй группы 8 входных регистров поступает хф (в виде двухрядного кода 1, а со второго и третьего регистров .5 и б через первый и второй коммутаторы 17 и 18 соответственно поступают коэффициенты с и,с, 885997ных регистрон результатов выполнения последней итерации первого вида к, и 2, иэ второго и третьего регистррон 5 и б коэффициентов с и с э соответственно. На выходах групп элементов И 10, 11 формируется многорядные коды, представляющие матрицы час" тичных произведений с Х, 2,х и с х, 2 . х...

Номер патента: 885998

Опубликовано: 30.11.1981

Авторы: Селезнев, Толокновский

МПК: G06F 7/552

Метки: вида, вычисления, у=ах, функций

...блока 16 умножения через первый 18 и второй 20 элементы ИЛИ поступает на дешифратор 21 нуля,который выдает управляющие сигналы на реверсивный счетчик 13 функции, на первый и второй сумматоры-вычитатели 14 и 15 и на запрещающий вход 26 ключа 2. Нетрудно показать, что точка пересечения функции у =ах и у=Заимеет2.координату х=1/а. Когда код аргуменц та х равен х , с первого выхода дешифратора 21 поступает управляющий сигнал на запрещающий вход 26 ключа 2 и .работа устройства прекращается.При воспроизведении функции у= = .Да необходимо подать единичный управляющий сигнал на разрешающий вход 25 второго элемента И 19, а на разрешающий вход 24 первого эле" мента И 18 - нулевой управляющий сигнал. В этом случае на первом выходе 22...

Номер патента: 885999

Опубликовано: 30.11.1981

Автор: Краснобаев

МПК: G06F 7/72

Метки: модулю, сложения, умножения, чисел

...первый и второй элементы И-Н33 и 34, выходной регистр 35. 50Первый коммутатор 19 определяетрезультат модульного умножения табл,1и операции модульного сложения для 11 й ф квадрантов табл.З (т.е. для.30 0 р =О, фп =1,=1)В зависисти от кода операции (умноженияи и "сложения) первый коммутатор 19определяет результат модульного умножения или сложения, т,е. первыйкоммутатор совмещает выполнение двухопераций. 60Первая и вторая группы выходовпервого коммутатора 19 определяютрезультат модульного умножения, причем первая группа выходов определяет значения 1-: .ф - , а вторая Р 112-. 65 г-;Р.;- . Третья и четвертая группы вы-.ходов первого коммутатора 19 определяют результат модульного сложения для Ц и 111 квадрантов табл.З,причем третья группа,...

Номер патента: 886000

Опубликовано: 30.11.1981

Автор: Абузяров

МПК: G06F 9/48

Метки: прерываний

...сигнал производит копирование состояния счетчика регистра 6 на регистр 5а также сдвиг регистра 14. В . регистре 14 сдвиг выполняется начеты" ре разряда, при этом в младшие разряды вдвигаются код длины команды с регистра 6, признак перехода с ре 000 4 гистра 3 и призиах прерывания срегистра 2Прн выборке команды, получившейуправление после нарушения естествену ной последовательности команд, запоминание адреса команды происходитаналогично описанному выше.При исполнении команд, нарушающих естественную последовательность 1 е команд, происходит установка в единицу первого разряда регистра 13.При выполнении команд перехода, атакже команд, связанных и изменением регистров 5 и 6, установку ре" 1% гистра 13 производят сигналы, управляющие...

Номер патента: 886001

Опубликовано: 30.11.1981

Авторы: Безель, Вахрушин, Кленов, Сигалов

МПК: G06F 11/00

Метки: дешифратора

...счетчика 3 (первыйтакт).При правильной работе дешифратора.12 на выходе порогового элементасигнал отсутствует, так как на группе его входов присутствует толькоодин сигнал, а порог срабатыванияэлемента равен 2На выходе же соответствующего элемента группы И 4,1- 4,п присутствует единичный сигнал,который, пройдя через элемент ИЛИ 5,инвертируется элементом НЕ 7. СпедоЮательно, на втором входе первогоэлемента ИЛИ 2 присутствует нулевойпотенциал, в результате чего на выходе элемента И 8, являющемся выходом устройства, также присутствуетпотеицйал. Сигналом с выхода блока9 нулевой синхронизации опрашиваетсяэлемент И 8, и при наличии нулевогопотенциала на его выходе происходитприбавление единицы к содержимомусчетчика 3Далее процесс...

Номер патента: 886002

Опубликовано: 30.11.1981

Авторы: Антонов, Ванюшин, Гуржиенко, Лузан, Савоськин, Финкельштейн, Шостак

МПК: G06F 11/16

Метки: последствий, сбоев, случайных, устранения

...3 памяти,дешифратор 4 и счетчик 5, На фиг.145также показаны центральный процессор(ЦП) 6 и оперативное запоминающееустройство (ОЗУ) 7.Блок 1 фиксации фаз выполнениякоманды содержит счетчик 8, выходы9 второй группы выходов блока, триг 50геры 10, дешифраторы 11, выходы 2первой группы выходов блока и входы3 блока.Устройство работает следующимобразом.55 ЦП 6 работает с 1 кратным совмещением выполнения команд во времени.Все информационные регистры и тригге.ры управления ЦП 6 разбиты на р групФормула изобретения 8пы по признаку одновременного изменения информации в данной группе.Поэтому в каждый данный момент времени в память записывается р групп,Запись групп производится в блоке3 и хранится до полного .окончанияобработки команды в...

Номер патента: 886003

Опубликовано: 30.11.1981

Авторы: Баранов, Васильев

МПК: G06F 11/26

Метки: синтеза, тестов

...дешифраторов 29 или 32, При .этом, если в первом разряде регистра 21 содержится "1" (первая неисправность не подлежит имитации), то на выходе одного из логических злемен" тов И 40 устанавливается сигнал , а на выходе логического элемента И-НЕ 38 - "0". Содержимое счетчика 18 увеличивается на "1", и анализируется следующий разряд регистра 21. В том случае, когда содержимое разряда регистра 21 равно "0", на выходе логического элемента И-НЕ 38 формируется сигнал "1", Этот сигнал останав" ливает генератор 36 импульсов и запускает блок 10 управления.В соответствии с содержимым счетчи- ка 18 осуществляется имитация неисправности, Например, если это состоя- / ние задает обрыв второго входа интегральной схемы, то соответствующий элемент И 30...

Номер патента: 886004

Опубликовано: 30.11.1981

Авторы: Власенко, Трайнин

МПК: G06F 17/00

Метки: выправки, вычислительное, железнодорожного, задачи, пути, решения

...функции (единичного сигнала) в соответствующий 1 -ый разряд сдвигающего регистра 13,Одновременно сигнал с элемента ИЛИ 10 переключает в единичное сос886004 гов осуществляется за счет всех составляющих вектора сдвигов, т.е. всем сдвигам Х приписывается штраф Ч, = =10 =1,2,,)Таким образом, минимизируемая целевая Функция равна8ВР=Д Ю+ ц ч фх,-В Ч;+1 х;-В,Ч+ ЧХ 1 10 Ч= 0 при Х 4 Ьто минимизация целевой, функции осуществляется только эа счет тех составляющих Х вектора сдвигов, которые выходят за рамки своих локальных 60 ограничений и для которых штрафы М; =1. Если же Б 5 К, то всепоследующие значения суммыЗ(5; Д Вс) и подавно будут большеббу, В этом случае минимизация суммы сдви где Р -тояние триггер 19, обеспечивая этим запрет на...

Номер патента: 886005

Опубликовано: 30.11.1981

Авторы: Виноградов, Каневский, Мадянова, Некрасов, Сергиенко, Федотов

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...цикла выполнения базовой опера Эции БПФ, а в первые (и) тактов а ,ИК 41 а 1 о 1 11 а 21) =-К 11 ац. 211 1,2п,Сумматоры 2 совместнос регистром 6, 22 совместно с 27, 23совместно 1 с 28 и 24 совместно с 29произвбдят правый сдвиг и сложениеРа 1. а )о), а 211, а 12; 1=1,2,,и) соответственно. Таким образом,через каждые и тактов в конце каждого цикла получения базовой операции З 4БПФ в регистрах результатов оказываются результаты базовой операции А.)1,А 1, А 1 и А 2,.Устройство работает следующим образом. ИБлок 1 выдает операнды через каждые ф тактов. В блоке 2 записываются результаты каждые - тактов. ПустьИ416 тактов. В нулевом такте С из блока/и иэ блока 1 заносится в регистр 25, С пересылается в регистр 26, в этом а1 отакте С 2...

Номер патента: 886006

Опубликовано: 30.11.1981

Авторы: Гудыно, Кузьменко, Титов, Шевченко

МПК: G06G 7/122

Метки: графах, минимальных, путей

...высокий потенциал с выхода переполненного счетчика 6 подается на одноименный вход элемента И-НЕ 10 и элемент НЕ 7. Появление низкого потенциана на выходе элемента НЕ 7 (на управляемом входе элемента И 8) вызывает прекращение подачи счетных импульсов через элементы И 8 на вход регистра счетчика 9.Переброс триггеров 2 в одноименном столбце в нулевое состояние вызывает появление импульса через дифференцирующие цепочки 3 и через элементы ИЛИ 1 4 на входе триггера 4 очередного столбца, Этот импульс переводит триггер 4 в единичное сос, тояние, благодаря чему на управляемом входе элемента И 5 одноименного столбца появляется высокий пстенциал. Появление разрешающего потенциала на управляемом входе элемента И 5 обеспечивает возможность...

Номер патента: 886007

Опубликовано: 30.11.1981

Авторы: Барков, Никлевич

МПК: G06G 7/16

Метки: множительное, четырехквадрантное

...7, ключевой элемент 8, триггер Шмитта 9, суммирующий интегратор 10, сглаживающий инвертирующнй усилитель 11, первый и,второй входы 12 и 13 и выход 14 устройства.Четырехквадрантиое множительное устройство работает следующим образомНа выходе триггера ИЬитта 9 формируется .импульсное напряжение прямоугольной формы с относительной продолжительностью импульсов, определяемой напряжением, действующим на втором входе 13 устройства. Триггер Шмитта 9 управляет работой первого переключателя 3, и на фильтр 6 поступает йослвдоватвльность импульсов, амплитуда которых пропорциональна напряжению, действующему иа первом входе 12 устройства,а относительная продолжительность пропорциональна напряжению, действующему иа втором входе 13 устройства.На выходе...

Номер патента: 886008

Опубликовано: 30.11.1981

Авторы: Бардаченко, Грездов, Королев, Митасов, Нестер, Пухов

МПК: G06G 7/161

Метки: время-импульсное, вычислительное

...подключен к схеме выборки и запоминания, состоящей из ключа и блокапамяти, а второй - к компаратору 21 .Известное устройство реализуеттолько операцию умножения переменных,не позволяет выполнять операции надвходными величинами, заданными в нидеКС 1.-параметров элементов. Кроме того, разная физическая природа входныхи выходных величин (напряжение и временной интервал) не позволяет соединять непосредственно между собой рядоднотипных устройств, создавая однородную вычислительную среду,Цель изобретения - расширение функционапьных возможностей путем обеспечения физической однородности и совместимости входных и выходной велИчинПоставленная цель достигается тем,что во время-импульсном вычислительВ 886008 Внапряжения соединен со входом...

Номер патента: 886009

Опубликовано: 30.11.1981

Авторы: Давыдов, Кизилов, Смилянский

МПК: G06G 7/161

Метки: множительное, широтно-импульсное

...пропорциональна произведению входных сигналов, что исключает из схемы основной источник погрешностей - транзисторные ключи,На фиг,1 приведена принципиальная схема широтно-импульсного множительного устройства, на фиг.2 - временные диаграммы его работы.Широтно-импульсное множительное устройство содержит компараторыи 2, интегратор 3 и элемент 4 неравнозначностиИнтегратор 3 содержит операционный усилитель 5, резисторы 6, 7 и 8 и конденсатор 9, первый компаратор содержит операционный усилитель 10 и резисторы 11, 12 и 13, второй компаратор содержит операционный усилитель 4 и, резистор 15.Множительное устройство работает следующим образом.При отсутствии входных сигналов интегратор 3 и компаратор 1 работают в автоколебательном режиме как...

Номер патента: 886010

Опубликовано: 30.11.1981

Автор: Морозов

МПК: G06G 7/186

Метки: аналоговый, интегратор

...при выпуске 12 аналоговыхустройств с 50 интеграторами каждое.25 резисторы и накопительный конденсатор, неинвертирующий вход усилителянапряжения ошибки через второй масштабный резистор подключен к его выходу, соединенному через третий масштабный резистор с инвертирующим входом, подключенным через параллельновключенные четвертый масштабный резистор и накопительный конденсаторобратной связи к шине нулевого потенциала.Схема аналогового интегратора показана на чертеже.Аналоговый интегратор содержитмасштабный резистор 1, интегрирующийконденсатор 2 и операционный усили 1 тель 3, к суммирующему входу которогоподключен неинвертирующий вход усилителя 4 напряжения ошибки, выход которого соединен с его инвертируюшим...

Номер патента: 886011

Опубликовано: 30.11.1981

Авторы: Быковский, Малышев, Матвеев, Смирнов

МПК: G06G 7/22

Метки: координат

...источник 6 эталонного напряжения, триггер 7, блоки 8 и 9 памяти, сумматор 1 О,мпаратор 1, ключи 1 2-1 7, интеграторы 18 и 19, инвертор 20, входы 2 и 22 преобразователя, управляющие входы 23 и 24 генератора 1, выход 25 генератора 1, выходы 26 и 27 преобразователя.Преобразователь работает следующим образом.Генератор 3 и элементы 4 и 5 задержки вырабатывают периодические последовательности импульсов, сдвинутых друг относительно друга на длительность импульса. При этом очередной импульс элемента 5 задержки, замыкая ключи 12, 6 и 17, обнуляет интегратор 2 и устанавливает на ин" теграторах 18 и 19 начальные условия 0 (1, ), 0(; ), соответствующие значению входных переменных в этот момент времени. Триггер 7 устанавливается в состояние ".1 ",...

Номер патента: 886012

Опубликовано: 30.11.1981

Автор: Самтеладзе

МПК: G06G 7/26

Метки: функциональный

...входное напряжениев блоке 8 памяти через замкнутыйключ 14 подается на вход блока 5, .на выходе которого формируются прямоугольные импульсы с длительностью,пропорциональной величине входногонапряжения. Эти импульсы поступаютв блок 3 управления на вход счетноготриггера 20. Счетный триггер 20 перебрасывается отрицательным фронтомкаждого импульса и в момент, когдана его прямом выходе устанавливаетсяединичное состояние, замыкается ключ10 и первый интегратор обнуляется.При этом на первом и втором выходах18 и 19 устанавливаются напряжения,соответствующие величине входногосигнала. В момент размыкания ключа10 замыкается ключ 9 и происходитинтегрирование входного напряженияпервым и вторым интеграторами 1 и 2 .В момент размыкания ключа...