Время-импульсное вычислительное устройство

Номер патента: 932525

Опубликовано: 30.05.1982

Авторы: Глушковский, Курочкин

МПК: G08C 19/16

Метки: импульсных, однократных, сигналов

...нающий результаты преобразования, шифратор кода, схема блокировки и ложных срабатываний и быстрое ЗУ). Цифровые результаты измерений запо" пинаются в буферном запоминающем блоке 4, а затем передаются по каналу 5 данных на электронную вычислительную машину б ЭЦВМ. Основная50 55 60 65 Одновременно с подачей импульсного питания с первого выхода 20 ЭВМ б (с некоторым сдвигом относйтельно начала импульса питания - на время переходного процесса) подается команда, разблокирующая через блок 8 управления аналоговую часть преобразователя 2 и разрешающая проведение импульсных измерений.Собственно цикл измерения продолжается в течение нескольких десятков микросекунд, после чего в течение нескольких милисекунд информация переписывается в...

Номер патента: 1339587

Опубликовано: 23.09.1987

Авторы: Бибикова, Лытаев, Таратута, Тихонова, Хейфец, Январев

МПК: G06F 11/00

Метки: импульсных, объектов

...паузы генератора 5 импульсов и большее длительности Т д, определяемой инерционным элементом 44 и резистором 49 (фиг, 4). При этом на выходе 17 формируется нулевой импульс сигнала самоконтроля, формирование его может быть прервано сигналом приоритета (интервала С,-). При такте генератора 5 им 1 впульсов , когда на е го инверсном выходе 7 присутствует единичный сигнал , на входе ( со единенном с выходом 1 6 ) блока 4 контроля в режиме ав ток олебаний присутствует также единичный сигнал , вызывающий на первом и втором выходах узла постоянной памяти блока 4 контроля и блока 8 постоянной памят и сигналы нулевого состояния ре гистра (памяти) ( НСП ) , которые с рав нив а- ются в блоке 1 0 сравнения , а сигналы на е г о выходах 1 1 и 1 2 кла...

Номер патента: 732847

Опубликовано: 05.05.1980

Автор: Григоренко

МПК: G06F 3/04

Метки: вычислительной, измерительных, машиной, многоканальное, сопряжения, установок

...синхронизации, элемент И 23, группа 24 элементов И и управляющий вход 25.Устройство работает следующим образом.Сигналы с выходов измерительных установок поступают ко входам 13 нв входные усилители 4 блоков 3 индивидуального сопряжения. С выхода усилителя сигнал преобразуется в А 11 П 7 в цифровую форму и с выхода согласователя 10 записывается в первую буферную память 8, Управление работой узлов блока 3 осуществляется узлом 5 управления, которые синхронизируются сигналами, получаемыми от блока 1, начинающего свое функционирование по команде от вычислительной мв 1 пины, поступающей нв вход 14,На вход 15 блока 1 поступают синхронизируюшие сигналы с измерительных установок. В момент начала функционирования устройства по сигналу с блока 1...

Номер патента: 1116423

Опубликовано: 30.09.1984

Авторы: Аедоницкий, Алексеев, Воробьев, Лелеков

МПК: G06F 3/04

Метки: вычислительной, информации, источников, машиной, многоканальное, сопряжения

...счетчика каждого каналаооедипен с входом первого узла элементов И того же канала. На чертежепр ведепаблок-схема предлагаемогоустройства.Устройство содержит генераторимпульсов, счетчики 2-4, регистрыО5 и 6, триггеры 7 - 9, схему 10 срав-нения, группу узлов 11 элементов И,коммутаторы 12 и 13, элемент ИЛИ 14,элементы И 15-18, каналы 19. Каждыйканал 19 содержит память 20, сумматор 21, буферные регистры 22 и 23,триггеры 24 и 25, счетчики 26-28,узлы 29-31 элементов ИЛИ, узлы 32-35элементов И, элемент ИЛИ 36, элементы И 37-39, коммутатор 40, элементыИ-НЕ 41 и 42, элемент 43 задержки,согласующие узлы 44-50,Устройство работает следующим образом,Все источники информации опрашиваются примерно с одинаковой частотой которая для...

Номер патента: 1408533

Опубликовано: 07.07.1988

Авторы: Галиев, Колесников, Кульчицкий, Мещанкин

МПК: H04B 1/10

Метки: защиты, импульсных, помех

...дешифратора 16 вне зависимости от состояния выходов третьего регистра 15 ("0" или " 1") до тех пор, пока на его (К+1)-м выходе не появится сигнал логического "0". После этого дешифратор 16 опять начинает формировать выходные сигналы по описанному правилу.Сигнал логического "0" или "1" с выхода дешифратора 16 поступает на вход второго триггера 17.До тех по пока К отсчетов Б ( = И+1), (И+К не заполнят второй блок 37 и К отсчетов среднего значения М не заполнят третий блок3 52, на выходе дешифратора 16 формируется,сМгнал логического "0" (где= О,Я, ЯК), При этом пятый ключевой блок 46 закрыт на цифроаналоговый преобразователь не поступают остчеты и,соответственно, на элемент 2 не поступает управляющее воздействие. После прихода К-го отсчета...