Фазоимпульсный сумматор

Заявитель кий институт им. 5 В еской революциирдена Ленина подитен Октябрьскои со вский Вели. + фАЗОИМПУЛЬСНЫЙ СУММАТ Изобретение относится к вычислительной технике и может быть исполЫэовано в цифровых вычислительных устройствах, работающих.в не- двоичной системе счисления при фазоимпульсном представлении информации,Известен десятичный сумматор, содержащий блок управления, первый выход которого соединен с источником синхроимпульсов, а второй и третий выходы - с первыми входами первой и второй групп элементов И, вторые входы ко 0 торых соединены с шинами первого и второго слагаемых, а выходы каждой пары элементов И первой и второй групп - с входами элементов ИЛИ первой группы, выходы которых соединены с первыми входами преобразователей. И фаэоимпульсного кода в число - импульсный код. Вторые и третьи входы преобразователей подключены соответственно к первому и второму выходам источника свнхроимпульсов, а выходы преобразователей - к первым входам элементов ИЛИ всех разрядов, кроме младшего, и к первому и второму входам элемента ИЛИ младшего разряда второй группы, выходы которых соединены со входами соответствующих пере. счетных трнггерных декад. Выходы трщтерных декад подсоединены к единичным входам триггеров фиксации сигналов переноса, причем едаачные выходы этих триггеров, а также выходы генератора фазовых констант - ко входам элементов И, трепи входы которых соещьвены с четвертым выходом блока управления. Выходы элементов И соединены с нулевыми вхо. дами соответствующих триггеров и с вторыми входами соответствующих элементов ИЛИ последующих разрядов 1) .Такой сумматор характеризуется сравнитель; но болыпой сложностью, обусловленной наличи ем преобразователя фазоимпульсного кода в число-импульсный и невысоким быстродействием из-за необходимости использования треХ опорных периодов для выполнения операции суммирования. Известен также десятичный сумматор, состоящий из фазоимпульсного многоустойчивоголемента, первый выход которого являетсявыходной шиной сумматора, а второй его выходсоединен с узлом выработки импульсов заема.Остальные входы узла выработки, импульсов885996 20 заема связаны с шинами знака второго слагаемого и опроса заема, а его выход является шиной импульсов заема в старший разряд. К установочному входу фазоимпульсного многоустойчивого элемента подведена шина установочного сигнала, а к его счетному входу подклю, чен выходом элемент ИЛИ, первый вход которого соединен с шиной импульсов переноса.Второй вход элемента ИЛИ соединен через элемент И с преобразователем фазоимпульсного кода первого слагаемого в число. импульсный код, а третий его вход - с преобразователем фазоимпульсного кода второго слагаемого в число-импульсный код. На второй и третий входы элемента И подведены шины тактовых 15 импульсов и импульсов заема, Первые входы преобразователей связаны с шинами слагаемых, а их вторые входы - с шинами знака слагаемых, на третьи же входы этих преобразователей подведена шина импульсов опорной частоты;кроме того, четвертый вход преобразователя первого слагаемого соединен с шиной тактовых импульсов, а второго слагаемого - с шиной знака второго слагаемого. Преобразователифазоимпульсного кода первого и второго слагаемых в число. импульсный код соединены соответственно с первым и вторым входами узла выработки импульсов переноса, третий и четвертый входы которого связаны соответственно с шинами знака первого и второго слагаемьх, пятый же вход этого узла соединен с шиной опроса переноса, а его выход является шиной импульсов переноса в старший разряд 2),Сложность такого сумматора обусловлена наличием в его схеме преобразователей фазоимпульсного кода в число-импульсный и фаэоимпульсного многоустойчивого элемента, а необходимость сдвига на половину периода такто.вых импульсов число-импульсного кода одного из слагаемых существенно снижает быстродействие такого сумматора.Наиболее близким к предлагаемому является фаэоимпульсный сумматор содержащий много. разрядный двоичный накайливающий сумматор, вход младшего разряда которого соединен с шиной сигнала переноса с предыдущего раэ.ряда, К информационным входам двоичного сумматора подключен выходами сдвигатель соединенный входом цепи сдвига и входом разрешения передачи информации без сдвига соот. ветственно с единичным и нулевым выходами 50 триггера. Единичный вход триггера связан с выходом элемента И, а его нулевый вход - с шиной нулевой фазоимпульсной константы. Ко входам сдвигателя подсоединен выходами пре.образователь фазоимпульсного кода в дВоичный 55 позиционный код. К управляющему входу пре. образователя подсоединен выходом элемент ИЛИ, а ко входам преобразователя подведены шины 4фазоимпульсных констант. Первые входы элементов И и ИЛИ соединены с шиной первого слагаемого, а их вторые входы - с шиной второго слагаемого, К выходам двоичного сум. матора подключен дешифратор, связанный выходами с первыми входами элементов И, ко вторым входам которых подведены шины соответствующих фазоймпульсных констант, Выходы элементов И соединены со входами элемента . ИЛИ, выход которого является выходной ши ной фазоимпульсного сумматора, Выходы переноса сдвитателя и двоичного сумматора связаны со входами элемента ИЛИ, выход которого яв. ляется шиной сигнала переноса в старший разряд 31.Такой сумматор характеризуется большой сложностью, так как в его состав входят преобразователь фазоимпульсного кода в двоичный позиционный код, сдвигатель, многоразряд. ный двоичный накапливающий сумматор, дешифратор.Цель изобретения - упрощение сумматора,Поставленная цель достигается тем, что в фазоимпульсный сумматор, содержащий элемен. ты И и триггеры, введены и-разрядный регистр и элементы запрета (и - основание системы счисления), причем выход первого разряда регистра соединен со входом его последнего разряда, выход которого соединен с информационным входом первого элемента запрета, управляющий вход которого соединен с выходом первого элемента И, входы которого подключены к нулевым выходам первого и второго триггеров, выход первого элемента запрета является выходом суммы фазоимпульсного сумматора и соединен с нулевым входом тре. тьего триггера, единичный вход которого соединен со входом первого разряда регистра, ну. левыми входами первого и второго триггеров и шиной начальной установки сумматора, единичный выход третьего триггера подключен к первому входу второго элемента И, второй вход которого соединен с шиной нулевой константы сумматора, а выход является выходом переноса сумматора, единичные входы первого и второго триггеров соединены соответственно со входами первого и второго слагаемых сумматора нулевые выходы первого и второго триггеров подключены к первому и второму входам третьего элемента И соответственно, единичные выходы первого и второго триггеров подключены к первому и второму входам четвертого элемента И соответственно, третьи входы третьего и четвертого элементов И сое. динены с тактовой шиной сумматора, выход третьего элемента И соединен с управляющим входом сдвига влево регистра, выход четвертого элемента И соединен с информационным входом второго элемента запрета и нулевым входом четвертого триггера, единичный вход кото.рого соединен со входом переноса сумматора,а единичный выход подключен к управляющемувходу второго элемента запрета, выход которого соединен с управляющим входом сдвита 3вправо регистра.На фиг. 1 изображена функциональная схемафазоимпульсного сумматора; на фиг. 2 - временная диаграмма, иллюстрирующая его работу, при основании системы счисления п=10 и 16при прямом кодировании числовой информации,фазоимпульсный сумматор содержит триггер1 первого слагаемого, триггер 2 второго слагаемого, триггер 3 запоминания сигнала переноса 3с младшего разряда и триггер 4 формированиясигнала переноса в старший разряд. К нулевымвыходам триггеров 1 и 2 подсоединены входыэлемента И 5 и входы элемента И 6, а к ихединичным выходам подключены входы элемента И 7, Ко входам элементов И 5 и 7 подключена шина тактовых импульсов (ТИ) сумматора. К выходу элемента И 5 входом цеписдвига на один разряд влево подключен регистр8, разрядность которого соответствует принятому основанию системы счисления. Вход цеписдвига на ошщ разряд вправо регистра 8 соединен с выходом элемента 9 запрета, первый входкоторого соединен с выходом элемента И 7и с нулевым входом триггера 3, Единичный зовход триггера 3 соединен с шиной сигнала переноса с младшего разряда Р 1, а единичный выход триггера 3 соедйнен со вторым входомэлемента 9 запрета. Единичные входы триггеров1 и 2 соединены со входами слагаемых х35и у сумматора, а нулевые входы триггеров 1 и2, а также единичный вход триггера 4 и входпервого разряда регистра 8 - с шиной сигналаначальной установки (НУ) сумматора. Выходпервого разряда регистра 8 связан со входом40его последнего разряда, выход которого соединен с первым входом элемента Ю запрета. Второй вход элемента 10 запрета соединен с выход.дом элемента И 6, а его выход является выходом суммы, на котором формируется сигнал Б,и связан с нулевым входом триггера 4. Еди.Иничный выход триггера 4 связан со вторым вхо-дом элемента И 11, первый вход которогосоединен с шиной нулевой константы 1 о, а еговыход является выходом сигнала переноса вдтарший разряд Рр сумматора.Сумматор работает следующим образом.Работу сумматора рассмотрим при численных значениях слагаемых х - 5 и м - 7, а такжепри наличии сигнала переноса с младшего разряда,С началом работы сигнал НУ, поступающийс периодом 2 Т, где Т - длительность опорногопериода, и проходящий в момент действия нулевой фазоимпульсной константы Ка, устанавли. вае трщгерык 2 в пулевое состояние, триггер 4 - в единичное состояние н первый разряд регистра 8 - в единичное состояние. В этот же момент времени сигнал переноса с младшего разряда Р поступающий на единичный вход триггера 3, переключает его в единичное состояние, Вслед за этим триггеры 1 и 2 открывают элемент И 5 и на вход цепи сдвига на один разряд влево регистра 8 поступают тактовые импульсы. При этом ранее установленный в первом разряде регистра 8 единичный сигнал пере. дается в его последний разряд н оттуда посредством тактовых импульсов сдвигается в сторону младших разрядов.Так как на второй вход элемента 10 запрета с выхода элемента И 6 поступает запрещающий сигнал, то при передаче единичного сигнала с первого разряда регистра 8 на его последний разрядна выходе сумматора сигнал отсутствует, С поступлением на сумматор сигнала первого слагаемого (а при фазоимпульсном принципе представления информации сигнал меньшего числа поступает первым), соответствующий триггер переключается в единичное состояние и элемент И 5 закрывается, а элемент 10 запрета открыт. При этом поступление тактовых импульсов на вход цепи сдвига на один разряд влево регистра 8 прекращается и единичный сигнал в нем не сдвигается, В момент поступ. ления на сумматор сигнала второго слагаемого соответствующий триггер переключается в единичное состояние и открывает элемент И 7. Первый тактовый импульс через элемент И 7 поступает на нулевой вход триггера 3, кото-ф рый до этого момента хранит сигнал переноса с младшего разряда, и,переключает его в нулевое состояние. После этого тактовые импульсы через открытые элемент И 7 и элемент 9 запрета поступают на вход цепи сдвига на один разряд вправо регистра 8 и сдвигают ранее задержанный на определенное количество тактов (в данном случае с учетом единицы переноса с предыдущего разряда - на три такта) единичный сигнал в сторону старших разрядов,При достижении единичным сигналом последнего разряда регистра 8 он через открытый элемент 10 запрета поступает на выходную шину сумматора и на, нулевой вход триггера 4. При одновременном поступлении на сумматор обоих слагаемых, в случае равенства их численных значений, сдвиг единичного сигнала в сто. рону старших разрядов в регистре 8 начинается через один период тактовых импульсов, необходимый для учета единицы переноса с предыдущего разряда. Если результат суммирования двух чисел и единиць 1 переноса с младшего разряда превышает величину основания системы счисления (как в данном случае), то в начале следующего опорного периода форми.885996руется перенос в старший разряд, так как сигнал Кочерез открытый элемент И 11 проходитна выход переноса сумматора, При этом результат суммирования формируется во втором опорном периоде. Сигнал суммы переключает триггер 4 в нулевое состояние и закрывает цепиформирования сигнала переноса в старший разряд. Если же результат суммирования не превышает величины основания системы счисления, тосигнал суммы появляетсяна выходе суммы фазоимпульсного сумматора в том же опорномпериоде, что и слагаемые,Предлагаемый сумматор, не уступая по быстродействию известному, является более простым,Он содержит один регистр, четыре триггера 15и несколько элементов И, количество которыхне увеличивается с возрастанием основания сис.темы счисления. В состав же известного сумматора входят такие сложные узлы, как преобразователь фазоимпульсного кода в двоичный лозици.онный код, сдвигатель, многоразрядный двоич.ный накапливающий сумматор, дешифратор, каждый из которых имеет примерно такую жесложность, как регистр предлагаемого сумматора,Кроме того, количество некоторых типов т 5логических элементов известного сумматоравозрастает с увеличением основания системысчисления,Предлагаемый сумматор может быть исполь.зован и как один разряд многразрядного фазоимпульсного сумматора, В таком сумматореоперанды на каждый последующий разряд могутбыть поданы только после опорного периода,в котором поступают операнды иа предыдущийразряд, При этом в случае формирования сигнала 135Ьереноса в предыдущем разряде, он поступаетна последующий разряд в опорном периодепоступления операндов этого разряда, чтообуславливает правильную работу многоразрядного сумматора в целом, Таким образом, полу.40чается многоразрядный фазоимпульсныйсумматор с последовательным переносом.Выработка сигнала переноса на (и+1) -омтакте (и - основание системы счисления) ипередача его в разряд, где в это время формируется сигнал суммы, не вносит искаженияв работу всего устройства в целом. В этомслучае сигнал переноса Р 4 с предыдущего разряда поступает на единичный вход триггера3 и переключает его в единичное состояние.При этом элемент 9 запрета закрывается, и блокируется цепь поступления тактовых импуль.сов на вход цепи сдвига,на один разряд вира.во (в сторону старших разрядов) регистра 8.Только при поступлении обоих операндов нафазоимпульсный сумматор открывается элемент 55И 7, и при отсутствиисигнала переноса с пре.дыдущего разряда тактовые импульсы черезоткрытый элемент 9 запрета сразу же поступают 8на вход цепи сдвига на один разряд вправо регистра 8 и сдвигают в нем единичный сигнал в сторону старших разрядов. При наличии сигнала переноса первый из тактовых импульсов через элемент И 7 переключает триггер 3 в ну. левое состояние и открывает элемент 9 запрета. В течение одного периода тактовых импульсов, когда осуществляется разблокировка цепи подачи тактовых импульсов на вход цеди сдвига на один разряд вправо регистра 8, сдвиг единичного сигнала в нем не производится, Далее очередные тактовые импульсы начинают сдвигать задержанный на один период тактовых импульсов единичный сигнал в сторону старших разрядов регистра 8. Такая задержка сдвига в регистре 8 единичного сигнала учитывается при формировании сигнала суммы, который появляется на выходе сумматора на один период тактовых импульсов позже. При этом при всевозможных комбинациях операндов на вхо. дах сумматора результат суммирования всегда получается правильным.Формула изоб ретенияФазоимпульсный сумматор, содержащий элементы И и триггеры, о т л и ч а ю щ и й с я тем, что, с целью упрощения, он содержит и-разрядный регистр и элементы запрета (п.основание системы счисления), причем вьиод первого разряда регистра соединен со входом его последнего разряда, вьиод которо. го соединен с информационным входом первого элемента запрета, управляющий вход которого соединен с выходом первого элемента И, входы которого подключены к нулевым выходам первого и второго трютеров, выход первого элемента запрета является выходом суммы фазоимпульсного сумматора и соединен с нулевым входом третьего триггера, единичный вход которого соединен со входом первого разряда регистра, нулевыми входами первого и второго триггеров и шиной начальной установки сумматора, единичный вьиод третьего триггера подключен к первому входу второго элемента И, второй вход которого соединен с шиной нулевой констаида сумматора, а выход является выходом переноса сумматора, еди. иичиые входы первого и второго триггеров соединены соответственно со входами первого и второго слагаемых сумматора, нулевые выходы первого и второго триггеров .подключены к первому и второму входам третьего элемента И соответственно, единичные выходы первого и второго триггеров подключены к первому и второму входам четвертого элемента И соот. ветственно, третьи входы третьего и четвертого элементов И соединены с тактовой шинойж 748 Филиал ППП Пате нг.ужгород,ул Проектная,Фи сумматора, выход третьего элемента И соединен с управляющим входом сдвига влево регистра, выход четвертого элемента И соединен с информационным входом второго элемента запрета и нулевым входом четвертого триггера, единичный выход которого соединен со входом переноса сумматора, а единичный выход подключен к управляющему входу второго эле. мента запрета, выход которого соединен с управляющим входом сдвига вправо регистра,10 Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР В 486319,кл. 0 06 Р 7/335, 1973,2. Авторское свидетельство СССР Ф 491947,кл. 6 06 Е 7/38, 1973. 3. Авторское свидетельство СССР Ф 651343,кл, 6 06 Р 7/50 1977 (прототип).