Патенты опубликованные 30.06.1981

Номер патента: 842788

Опубликовано: 30.06.1981

Авторы: Горовой, Максименко

МПК: G06F 7/00

Метки: каскадной, коммутирующейсреды, ячейка

...поиска в -ом входном блоке. В этом случае неисправное -ое каправление ячейки автоматически обходится на этапе поиска и не включается в канал связи.По окончании распространения волны поиска в среде из числа потенциалов поиска, принятых элементами И-НЕ 2, формируется "дерево" каналов связи с несливающимися ветвями. Поэтому оно имеет единственный канал - ствол "дерева", соединяющий ячейку-источ- ник и ячейку-приемник, Выделение ячейки-приемника происходит параллельно с процессом распространения волны поиска. Единичный потенциал поиска, принятый элементом И-НЕ 2, с выхода элемента И-НЕ 5 поступает на первые входы группы элементов 8. Размерность группы элементов 8 определяется раз 842788рядностью передаваемых кодов приемников,Для...

Номер патента: 842789

Опубликовано: 30.06.1981

Авторы: Баскаков, Гладштейн, Комаров

МПК: G06F 7/00

Метки: микропроцессорная, секция

...влево, поступающего го входнойЗОшине 12 Функционального переноса влево или непосредственно с выхода мультиплексора 7 и сигнала функционального переноса вправо, поступающего непосредственно с выхода мультиплексора 20 или по зходной шине 23 функционального переноса вправо. Вид этойФункции определяется двоичным кодом,подаваемым по группам шин 4 и 5 уп -ранления. Одновременно на. выходахмультиплексоров 7 и 10 фсрмиру,отся,40 сигналы функциональных переносон изнулевого разряда влево и вправо, которые,поступают на первые выходныешины Функционального переноса влево21 и вправо 14 соответственно. Аналогично на выходах мультиплексоров17 и 20 Формируются сигналы функционального переноса из первого разрядавлево и вправо, которые поступают...

Номер патента: 842790

Опубликовано: 30.06.1981

Авторы: Митрохин, Шведский

МПК: G06F 7/04

Метки: сравнения, чисел

...коммутатора, выходы которого через соответствующие элементы задержки группы подключены ко входам второй группы второго регистра и к остальным входам элементов И группы.На чертеже представлена блок-схема устройства.Устройство содержит регистры 1 и 2, сумматор 3, коммутатор 4, группу элементов 5 ,5 п задержки, элементи И 6, триггер 7.Устройсво работает следующим образом.Двоичные числа, соответствующие точкам Х и У, подаются на входы регистров 1 и 2, с выходов которых числа Х и У поступают на входы сумматора 3. Результатом первого шага обработки является получение разности этих чисел и передача ее через коммутатор 4 и группу элементов задержки 5 на вход регистра 1.В зависимости от состояния триггера, который управляется с выхода, переноса...

Номер патента: 842791

Опубликовано: 30.06.1981

Авторы: Злодеев, Шумалинский

МПК: G06F 7/04

Метки: сравнения, чисел

...триггеры 8 и 9 и элементИСКЛЮЧАЮЩЕЕ ИЛИ 10 образуют блок 16Фиксации неравнозначности. Триггер11 и элементы И-НЕ2, НЕ 13, ИЛИНЕ 14 образуют блок 17 запрещенияизменения состояния блока 16. Тригге -ры 8 и 9 Фиксируют неравнозначностьв каждом из сравниваемых разрядахчисел, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10,триггер 11, элемент И-НЕ 12, элементНЕ 13 и элемент ИЛИ-НЕ 14 запрещаютизменение их состояния, если за не -равнозначностью в более младших разрядах сравниваемых чисел следует ихравнозначность в более старших разрядах,Устройство работает следующимобразом.Перед началом операции сравненияимпульсный сигнал, приходящий нашину 18, устанавливает триггеры 8 и9 в состояние "1", которые сохраняют это состояние до окончания сравнения только в случае, если...

Номер патента: 842792

Опубликовано: 30.06.1981

Авторы: Григоренко, Морозов, Савин

МПК: G06F 7/04

Метки: сравнения, чисел

...соединены с шиной начальной установки устройства, выходы переполнения первого, второго и третьего счетчиков соединены со входамиустановки в единичное состояние первого, рторого и третьего триггеровсоответственно, прямые выходы триггеров подключены ко входам первого элемента И-НЕ, выход которого соединенсо вторым входом элемента И и с первой выходной шиной устройства, инверсные выходы первого и третьего триггеров и прямой выход второго триггера подключены ко входам второго элемента И-НЕ, выход которого соединенс третьим входом элемента И и со второй выходной шиной устройства, прямые выходы первого и третьего триггеров и инверсный выход второгб триггера подключены ко входам третьегоэлемента И-НЕ, выход которого соединен с третьей...

Номер патента: 842793

Опубликовано: 30.06.1981

Авторы: Брюхович, Дуда

МПК: G06F 7/38

Метки: арифметико-логическое

...в первых строках матриц 2 и 3 к шинам в и с во нторь 1 х строках к шинам в и в третьих строках к шинам в и б,. Аналогично входы элементовИ, расположенных в нулевыхстолбцах матриц 2 и 3, подсоединенык шинам ао и (5 , соответственно, впервых столбцах - к шинам а и Д,но вторых столбцах - к шинам а и (в третьих столбцах - к шинам а 9 и р .Все элементы И матрицы 2, стоящиена диагонали матрицы, формируют однуи ту же функцию (например 2 + 01 + 1 = 0 + 2), поэтому они объединены в одну выходную шину матрицы.Число таких диагоналей равно семи,поэтому число выходных шин матрицы2, также равно семи, и они пронумерованы через СО -С и подсоединенык соответствующим входным шинам логического коммутатора 6.Аналогично выходные шины матрицы 153...

Номер патента: 842794

Опубликовано: 30.06.1981

Авторы: Власов, Мотиенко, Паскевич

МПК: G06F 7/50

Метки: арифметическое

...и множителя осуществляется за два Временных такта. По первому такту код основного регистрамножителя (Тг 1) пересылается со сдвигом на один разряд второго во вспомогательный регистр мкожителя (Тг 2).20 Для выполкекия этой ЭО на ШУ 30 подается исполнительный импульс, ПОвторому такту код числа, хранящийсяв триггерах вспомогательного регистра множителя (Тг 2), пересылается 25 в основной триггерный регистр множителя (Тг 1), Для выполкения з гопЭО на ШУ 28 подается исполнительныйимпульс,Сдвиг кода в регистре сумматораосуществляется аналогичным образом.Отличие состоит только В том, чтопересылка кода во вспомогательныйрегистр выполняется без сдвига, апересылка кода иэ Вспомогательно-Орегистра в ос .Овной Выполняетсясдвигом кода ка один разряд...

Номер патента: 842795

Опубликовано: 30.06.1981

Авторы: Козюминский, Мищенко, Семашко, Терешко

МПК: G06F 7/38

Метки: арифметической, двоичныхчисел, илогической

...операций, например операции Ь = (А У В) + (А.К С) + С, таблица истинности для которой имеет следующий вид (табл., 1),Для выполнения устройством указанной математической операции мультиплексор 1 настраивается на реализацию логической функции сигнала Р таблицы истинности при Р . = Р =О, а мультиплексор 2 - на реализацию логической функции сигнала 5 таблицы истинности при Р=Р ., =О, Как следует из схем мультиплексора (фиг.2) для настройки мультиплексора на соотность" 8 появляется сигнал "1", кото 1 О 1 0 1 1 1 1 1 11 О О 0 0 0 0 0 0 0 1 ветствующую логическую функцию трехаргументов достаточно двоичный кодэтой Функции из таблицы истинностиподать в качестве сигналов настройкина соответствующие входы мультиплексора, В устройстве для...

Номер патента: 842796

Опубликовано: 30.06.1981

Авторы: Жабин, Жмурко, Козак, Козлов, Корнейчук, Покаржевский, Скочко, Тарасенко, Щербина

МПК: G06F 7/49

Метки: вычисления, дробнойрациональной, функции

...15, причем, входыпереноса младших разрядов сумматоров 14 и 15, связанных с инверсными выходами регистров 3-5 соединены с входом логической единицы, Прямые выходы знаковых разрядон сумматоров 14 и 15 соединены со входами элемента 16, а инверсные - со входами элемента 17. Величины С и 5 выбираются так, чтобы выполнялось условие5 Ъ 3-1 оц (1-2) при/А+Х/ ( " ( /В+У/ ( 1Устройство работает следующим образом.В исходном состоянии в регистре 5 записан знаменатель В, н регистре 12 остатка записана константа 2 , А, 842796говом регистре единица находится навыходе старшего разряда.В каждом (-том цикле вычисления=1,2, и+5) на вход 22 устройствапоступает цифра операнда У (/У/С 1),имеющая вес 2 , а на вход 23цифра операнда Х. При этом в регистре...

Номер патента: 842797

Опубликовано: 30.06.1981

Автор: Баранцева

МПК: G06F 7/50

Метки: гистере-зисом, комбинационный, параллельный, приборах, сумматорна, электронным

...систему резонатора прибора в,режиме электронного гистерезиса прирасположении рабочего напряжения смещения в бистабильной области зависимости мощности прибора от напряженияна отражателе (фиг. 2), Соединениевходных 1 - 8 и выходных 9 - 12 приборов осуществляется с помощью полос:ковых линий с боковой связью. В этомслучае связь входных приборов 1 - 7в каждом разряде с выходными 9 - 12приборами рассчитана так, что последние переходят в состояние генерациипри воздействии сигнала одного генерирующего входного прибора при гене 20 рирующих двух входных приборов ихсигналы поступают на выходной прибор9 - 12 соответствующего разряда впротивофазе через петли боковой связи, расположенные на расстоянии Ж25 2и последний остается в состоянии...

Номер патента: 842798

Опубликовано: 30.06.1981

Автор: Мымриков

МПК: G06F 7/50

Метки: вычитания, сложения

...для управления входными блоками 3 и 4 инвертирования. На выходе элемента ИЛИ13 появляется сигнал Знаки операндов одинаковые 1, поступающий такжена один из управляющих входов сумматора 2 для осуществления коррекции.На выходе элемента ИЛИ 14 появляется знак результата Зн С. На выходеэлемента И 10 при сложении появляется ПП. На выходе элемента И 11 привычитании появляется сигнал циклического (кругового) переноса, Навыходе элемента И 12 появляется привычитании знак результата, которыйиспользуется для осуществления каррекции сумматора 2 и управления выходным блоком 5 инвертирования,Ниже приведены числовые примерывыполнения устройством операцийсложения и вычитания десятичных чисел.)П р и м е р 1. Знаки слагаемыходинаковые: 148+259=407...

Номер патента: 842799

Опубликовано: 30.06.1981

Автор: Элькинд

МПК: G06F 7/52

Метки: умножения

...их сдвигомсоединены с выходом 15 блока 9 управления, на котором формируютсяимпульсы управления сдвигом. Входыуправления записью регистров 13 и14 подключены к выходу 16 блока 9управления, на котором формируютсяимпульсы записи.Управляющий вход коммутатора 10подключен к выходу 18 блока 9 управления, В зависимости от сигналана выходе 18 (логический 0 или1) коммутатор 10 соединяет своивыходы поразрядно с первой группойвходов или со второй. Первая группавходов подключена к выходам элементов .И 8 и к шине логического 0,5вторая группа входов подключена квыходам сдвигающего регистра 13 частичных произведений. Устройство работает следующим образом.Перед умножением обеспечивается запись множимого в регистр б множителя в регистры 3 и 4 и...

Номер патента: 842800

Опубликовано: 30.06.1981

Авторы: Андреасян, Каграманов

МПК: G06F 7/52

Метки: матричное, умножения

...цифр поступают на регистры 8и 9 задержки, Для умножения к-разрядного множимого на две цифры (8разрядов) множителя сумматоры первойгруппы выполнены в виде отдельныхблоков 4 и 5, на входы которых отрегистров 8 и 9 поступают тетрадысоответствующих весов остатков ипереносов. Затем текущая сумма парных строк в режиме десятичного умножения после коррекции на +10 всумматорах 13 и 14 запоминается нарегистрах 10 и 11 и суммируется насумматоре б, результаты полученныена входе которого после коррекциив сумматоре 16 запоминаются на регистре 12 в виде суммы четырех строктаблицы умножения. На сумматоре 21суммируются содержимое регистра 12 (сумма четырех строк текущего цикла) и остаточное произведение предыдущего цикла, хранимое в регистре...

Номер патента: 842801

Опубликовано: 30.06.1981

Автор: Киселев

МПК: G06F 7/548

Метки: координат, цифровой

...цикла второго вы 1 числения, во втором такте которого определяется код координаты г 2.Запуск второго вычисления осуществляется по ИЗВ 15, синхронизиро ванных относительно И 21 так, что каждый ИЗВ 15 поступает на устройство в периоде И 21.Каждый ИЗВ 15 поступает на блок 12 управления и устанавливает триггеры 53 и 56 в 1, Триггер 53 снимает сигнал фиксированной установкив 0 с триггеров 56 и 58, а триггер 56 - с триггера 55, Кроме того, по каждому ИЗВ 15 блок 12 управления на выходе 24 генерирует импульс И 24, а на выходе 28 - импульс И 28, По И 24 в счетчик 4 записывается код /У 2/ а в счетчик 5 код /Х 2/, а по И 23 функциональный преобразователь 8 устанавливается в ффоффПосле осуществления очередного периода Тф устройство подготовлено к...

Номер патента: 842802

Опубликовано: 30.06.1981

Авторы: Дрозд, Касич, Петрович, Рахимов, Стариков, Стеколь, Толокновский, Хуторянский, Штейнберг, Якупов

МПК: G06F 7/552

Метки: воспроизведенияквадратичных, функций

...нулевому значению частоты измерительного преобразователя, которое необходимо вычесть 60 65 устройстве для приведения коэффициента к к величине меньшей единицы введены делитель к . В предлагаемом реализация коэффициента 21 к(1 осуществляется с помощью сумматора 10 импульсов, устанавливаемого в режим из результата измерения, что осуществляется путем блокировки элементаИЛИ 11 на период обработки участкахарактеристики 0-х 0 нулевым сигналомс нулевого выхода триггера 12. Нашинах 16 устанавливается код текущего значения частоты измерительного преобразователя Р . При подачесигнала на шину 14 отпирается ключ 2и импульсы поступают на вход счетчика 4. На первом участке аппрокси мации производная воспроизводимойфункции у=аЗ-Ьх+с равна р...

Номер патента: 842803

Опубликовано: 30.06.1981

Автор: Стасюк

МПК: G06F 7/552

Метки: извлечения, корнятретьей, степени

...выход элемента И (при 1=3) подключен к первому входу сумматора по модулю два 1-го разряда вычитателя.На чертеже представлена схема предлагаемого устройства для случая,когда информация представлена и = 6двоичными разрядами.Устройство содержит элементы И 1,сумматор 4, вычитатель 5. ЭлементыИ 1 первой группы и второй группы 2состоят из двухвходовых элементовИ б. Первый сумматор 3 и второй 4включают одноразрядные сумматоры 7.Вычитатель 5 состоит из одноразрядных вычитателей 8, а.одноразрядныйвычитатель 8 - из сумматора 9 иомодулю два,Работа предлагаемого устройствапоясняется на примере определениякубического корня х из числа у,т.е.х = 1( у или х = ххх = х х = у,предварительно представленных в разрядной форме в виде следующей...

Номер патента: 842804

Опубликовано: 30.06.1981

Авторы: Али, Декусар, Суейдан, Шумилов

МПК: G06F 7/552

Метки: возведенияв, квадрат, матричное

...а а а а а а аа аа аа аа а а аа аа аа а аа а аа а о а а а а а а С учетомэтогосвойства аа аа аа аа аа а а а а а а а а а а Формула изобретения Эффективность устройства заключается в уменьшении аппаратурных затрат при его реализации и увеличении быстродействия при вычислениях, Для реализации устройства требуетсяп и (и)- сумматоров и (и) - эле2 2 ментов И, что примерно вполовину экономит количество оборудования по сравнению с известным устройством, Время работы устройства примерно равно 2 п ь +- Ь, что означаетбО выигрыш по быстродействию - Ь + 4 С2 где- время получения сигнала суммы сумматора, ь - время получения переноса сумматора. 65 входы сумматоров первой строки нечетных столбцов соединены со входамиразрядов устройства, третьи...

Номер патента: 842805

Опубликовано: 30.06.1981

Авторы: Глинкин, Фесенко, Чернышев

МПК: G06F 7/552

Метки: извлечения, квадратногокорня

...единичный вход триггера подключен к выходу переноса первой из группы вычислительных ячеек, а выход соединен со входом предварительной записи в разрядов регистра операнда и с единичным входом регистра результата, разрядные выходы которого соединены с первыми входами (щ) старших вычислительных ячеек, первые входы первой и второй вычислительных ячеек соединены с шинами сигнала логической единицы и нуля устрой842805 Формула изобретения Составитель О. СвиридовТехред И, Асталош Корректор Г, Назаров Редактор И. Ковальчу Ти И Гос делам сква, аказ 5102/60 аж 745 Подписноарственного комитета СССРзобретений и открытий-35, Раушская наб., д, 4/5 НИ 113035 Филиал ППП Патент, г. Ужгород, ул. Проект При увеличении количества тактовстепень точности...

Номер патента: 842806

Опубликовано: 30.06.1981

Автор: Чекушкин

МПК: G06F 7/552

Метки: вычисления, квадратногокорня

...разряде, Если квадрат значения в выходном регистре 6 меньше аргумента Х, то с третьего выхода схемы 2 сравнения на другой информационный вход блока 5 подбора цифр результата выдается сигнал, который открывает в блоке 5 соответствующий элемент И(на выходе установки соответствующего разряда выходного регистра 6), В следующем такте управляющий импульс со следующего выхода блока управле- бО ния 4 проходит через этот элемент И и устанавливает логическую единицу в следующем разряде. Предыдущий старший разряд при этом остается значащим.Полученное число в выходном реги стре 6 возводится блоком 3 в квадрати сравнивается в схеме 2 сравнениясо значением аргумента Х и т.д.Если квадрат значения в выходном регистре 6 равен значению аргументаХ, то...

Номер патента: 842807

Опубликовано: 30.06.1981

Авторы: Антипин, Масленников, Смазнов

МПК: G06F 7/58

Метки: вероятностный, полюсник

...генератора 1 и одновибратора 2, а выход - со входом генера,тора 4 случайных чисел, выходы которого через дешифратор 5 соединены со входами регистра памяти б, выходы которого являются выходами вероятностного (Е,в) -полюсника, вход которого пОдключен ко входу одновибратора 2 и ко входу регистра б памяти.Вероятностный (К,в)-полюсник работает следующим образом.Сигнал опроса сбрасывает регистр б памяти в исходное состояние и запускает одновибратор 2, который открывает элемент И 3 на заданное время Ь 1, В тЕчение этого времени им пульсы от генератора 1 случайного потока импульсов поступают на вход генератора 4 случайных чисел и запускают его.При этом с приходом каждого запускающего импульса на выходе генератора 4 формируется случайное число,...

Номер патента: 842808

Опубликовано: 30.06.1981

Авторы: Никифоров, Щербаков, Яровой

МПК: G06F 7/58

Метки: генератор, последо-вательности, псевдослучайной

...И 5, а вход- объединен со вторым входом первого элемента И 5 и подключен к выходу переключателя 8, входи которого под ключены к шинам + и -ф источника управляющего сигнала .(не показан) .Генератор работает следующим образом. 25Выбирается требуемая длина последовательности двоичных чисел с помощью коммутатора б за счет подключения выхода одного из разрядов реверсивного регистра 2 сдвига к первым входам сумматоров 3 и 4 по модулю два.Посредством переключателя 8 генератор переводится в нужный режим (прямой илн инверсный), что осуществляется путем подключения входов элементов И 5 к положительному или отрицательному полюсу источника питания. Затем извне производится запуск генератора 1 тактовых импульсов. Эта связь для упрощения не...

Номер патента: 842809

Опубликовано: 30.06.1981

Авторы: Живетина, Кузнецов, Сергеев

МПК: G06F 7/58

Метки: датчик, случайных, чисел

...запуска первого времязадающего блока 2,(.Работа устройства основана на формировании цифр в разрядах много" разрядного двоичного числа с помощью генератора случайных импульсов. Количество импульсов, появившихся на выходе генератора случайных импульсов за интервал времени Т , распределено по закону Пуассонае1 Т гк. 1 = сопят;интенсивность потока.По известным из закона распределения вероятностям появления единиц в разрядах многоразрядного числа Р, Р, Р, где и - число разрядов, в соответствии с формулойР(Кэ 1) =1-е "где Р;с 31) =Р. 1 - 1 п.определяется- временные интервалы настройки соответствующих времяэадающих блоков.датчик работает следующим образомПосле выставления разрешающего потенциального уровня на клемме 8 фЗапуск устройства...

Номер патента: 842810

Опубликовано: 30.06.1981

Автор: Соловов

МПК: G06F 7/68

Метки: двоичный, делитель, частоты

...с выходом 5на который поступает выходная частоты, а также со входом установкив единицу первого разряда счетчика1 и входом установки в нуль остальных разрядов, счетчика 1, счетныйвход которого;,соединен со вторымвходом элемента И 4 и выходом фор"мирователя 3 импульса, вход которого соединен со входом 6, иа который поступает входная частота.Входы схемы 2 сравнения кодов подключены к разрядным выходам счетчика,1 и к многоразрядномуг входу 7входного кода. 25Делитель частоты работает следующим образом,формирователь 3 Формирует из,входной последовательности короткиеимпульсы, которые, поступая в счетчик1,увеличивают его содержимое Я довеличины Ю,. При этом на выходесхемы 2 сравнения кодов появляетсявысокий потенциал. Благодаря...

Номер патента: 842811

Опубликовано: 30.06.1981

Авторы: Каленчук, Новиков, Яковлев

МПК: G06F 9/00, G11C 7/08

Метки: накопителем, полупровод-никовым

...0запоминается на регистре 5 адреса ивыдается с него на адресные выходи19 по сигналу синхронизации со второго выхода формирователя 4 управляющих импульсов. Код слова поступаетца информационные входы 20 устройства, запоминаетея на регистре 6 сло-,ва и выдается на второй информационный выход 22 устройства при наличииимпульса синхронизации.В режиме регенерации хранимойщинформации требуемый алгоритм регенерации задают соответствующим кодомна управляющих шинах 29,30 и 31,соединенных со входами второго дешифратора 10. Частоту запросов регенерации информации в зависимости от алгоритма регенерации, времени хранения 1 Хр ячейках памяти ) -го накопителя, а также от количества строк- п в кристалле 1-го накопителя задают соответствующим кодом на...

Номер патента: 842812

Опубликовано: 30.06.1981

Авторы: Горбачев, Смирнов, Торгашев, Шейнин

МПК: G06F 9/50

Метки: многоканальное, приоритета

...11 в нулевое состояние. Затем каждый блок выдает за-.прос по входу 17 для установкитриггера 6 в единичное состояние,в результате чего в этих каналахотпираются элементы И 10 по сигналу,подаваемому с единичного выхода 13триггера 6 через элемент ИЛИ 9,При этом состояние двухпозиционногопереключателя 7 передается черезкоммутатор 8 и элемент ИЛИ 12 навыход канала в шину 20 через открытийэлемент И 10 на вход триггера 11следующего канала 1. ДвухпозиционныЕпереключатели 7 всех каналов 1,кроме одного, перед началом работыустанавливаются в нулевое состояние,а один переключатель 7 - в единичноесостояние. Так как триггеры 11 всехканалов 1 находятся в нулевом состоянии, то через элемент ИЛИ 12 толькоодного канала 1 будет выдан единичный сигнал,...

Номер патента: 842813

Опубликовано: 30.06.1981

Авторы: Барбаш, Тимонькин, Ткачев, Ткаченко, Харченко

МПК: G06F 9/22

Метки: контролем, микропрограммное, управ-ления

...возврата, а счетный триггер27 при наличии разрешения от блоков16 и 43 контроля, устанавливаетсяв единичное состояние, тем самым пеО реводя первый (второй) канал в режсканирования.Если реализуется начальный линей- .ный участок микропрограммы, то принудительное ожидание вводят сразу жепосле считывания первой мнкрокоман 15 ды, так как счетчик 6(33) установлен:в нуль,С единичного выхода 53 счетноготриггера 27 через элемент ИЛИ 1(28)на .блок 7(34) формирования адреса20 подается сигнал формирования адресане по содержимому поля адреса 15(42),а по состоянию счетчика 6(33), а надешифратор микроопераций 20(47) подается сигнал блокировки выдачи мик 2 роопераций на .выход 64 устройства.Сигналом с нулевого выхода 54 счетного триггера 27...

Номер патента: 842814

Опубликовано: 30.06.1981

Авторы: Ланцов, Овсяк

МПК: G06F 9/22

Метки: микропрограммное, управ-ления

...ее выполненияв ней могут осуществляться переходытрех видов: естественный, связанный:с увеличением содержимого накапливаю.щего сумматора на +1, безусловный и 15 условный.Рассмотрим выполнение двух последних.При безусловном переходе адрессчитывается непосредственно с выхода 20 блока 1 памяти, откуда он через бло, ки 5 и 6 элементов 2 И-ИЛИ и ЗИ-ИЛИпо управляющему сигналу в вводитсяв накапливающий сумматор 3, с выходакоторого через элемент И 8 по сигналус поступает в блок 1 памяти. Содержимое выбранной ячейки записываетсяв регистр 2 микрокоманд. Так как элемент И 9 по сигналу д закрыт, тоинформация с выхода элемента И 8 непоступает на выход блока распаковкикоманд. 35 40 45 5 О 55 И 14 содержимым регистра 12 нулевоймаски, заменяются на...

Номер патента: 842815

Опубликовано: 30.06.1981

Автор: Черепанов

МПК: G06F 9/12

Метки: микропрограммное, управ-ления

...позволяет определить наличие или отсутствие в данный момент заданного условия выдачей соответственно единичного и нулевого сигнала на выходе селектора 11, который пода- ется на вход формирователя 1.2.Формирователь 12, сравнивая сиг-. налы, поступившие из селектора 11 .Условий и дешифратора 5 по выходу 17, выдает по выходу 22 сигнал Приращение РАМф, еслИ произошло их несов" падение, т.е. задако отсутствие условия; а оно обнаружено., или сигнал ЗагрузкаРАМ, если заданное условие обнаружено. Сигнал ПриращениеРАМф. увеличивает содержимое регистра 7 на единицу, а сигнал Загрузка РАМ позволяет загружать его содержимым из блока 1 памяти или из блока оперативной памяти в зависимости от заданного кода в поле управления регистра 2Причем, младшие...

Номер патента: 842816

Опубликовано: 30.06.1981

Авторы: Гафаров, Дудкин

МПК: G06F 9/50

Метки: многоканальное, приоритета

...слева выходе триггера 12 запроса указывает на наличие заявкина.триггер 12. При этом сигналом низкого уровня со второго выхода этого40 триггера запрещается распространениесигнала Разрешение элементом ЗАПРЕТ 13 через выход 33. Если натриггере 12 запроса нет заявки, тона первом выходе триггера 12 и навыходе элемента И 11 будет низкийуровень, а сигнал высокого уровняна втором выходе триггера 12 разрешает распространение сигнала Раз-решение" через элемент ЗАПРЕТ 13на выход 33. При отсутствии сигналаРазрешение на входе 26 заявкане выбирается вне зависимости отсостояния. триггера 12 запроса.После выборки заявки сигналом свыхода элемента И 11 управляетсявыдача состояния предварительноготриггера 7 запроса через коммутатор14 состояния в...

Номер патента: 842817

Опубликовано: 30.06.1981

Автор: Любинский

МПК: G06F 9/50

Метки: запро-cob, обслуживания, порядке, поступления

...с инверсного .выхода триггера 7. Заявка с запросных входов 28 через группу элементовИ 19, ИЛИ 24 поступает на группыэлементов И 13, 15 и 17 управляемымисигналами, поступающими с выходов а,и, с дешифратора 6. Если обозначитьединичное состояние первого, второго и третьего триггеров регистра 5сдвига через Т, Т Т, а их инверсные состояния через Т Т, ТЗ, тосигналы на выходах а, в, с, й дешифратора можно выразить в виде логи- .ческих функцийа=УАТ а Т.,л ТлтэЬ-ТЛТз й.=Т Т ЛТЕсли все регистры 1-3 свободны и .все триггеры регистра 5 сдвига нахо"5 дятся в нулевом состоянии,то а=О,Ь ОсО, Й=О, и заявка записывается врегистр 3, так как сигнал о поступлении заявки с сигнальной шины 27 .поступает на дешифратор 6, появляетЩ ся ка выходе с дешифратора...