Устройство для вычисления квадратногокорня

ГСоюз СоветскизСоциалистическихРеспублик ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТВЛЬСТВУ 1842806(61) Дополнительное к ввт, свид-ву Р 611208 (22) Заявлено 12,11,79 (21) 2842587/18-24 с присоединением заявки Нов(23) Приоритет р 1)м, кд,з 6 06 Р 7/552 Государственный комитет СССР но делам изобретений и открытийДата опубликования описания ЗЩ 1681(54) уС 1 РОИС 1 ВО ДЛЯ ВЫЧИСЛЕНИ; )ВДР 1 Н 0 ГО 0 РНЯ Изобретение относится к вычисли-тельной технике и может быть исполь.эовано в специализированных вычислительных устройствах.По основному авт.св. Р 611208 5известно устройство для извлеченияквадратного корня, содержащее входнойи выходной регистры, блок управления, блок подбора цифр результата,постоянное запоминающее устройство,схему сравнения, входы которой соединены с выходом постоянного запоминающего устройства и первого входного регистра, вход которого подключен к первому входу устройства, выход останова схемы сравнения соединен со входом блока управления, адва других - с информационными входами блока подбора цифр результата,управляющий вход которого соединен 20с выходом блока управления, а выходблока подбора цифр результата черезвыходной регистр соединен с первымвходом постоянного запоминающегоустройства и с первым, выходом устройства 1),Недостаток известного .устройстваограниченные функциональные возможности (его можно использовать только для извлечения квадратного корня), 30 Цель изобретения - расширение функциональных возможностей эа счет дополнительного вычисления вэаимообратных монотонно изменяющихся функций и выполнения операции деления,Поставленная цель достигается тем, что в устройство дополнительно введены второй входной регистр и коммутатор, причем второй вход устройства соединен со вторым входом постоянного запоминающего блока, третий вход которого подключен к выходу коммутатора, первый, второй и третий входы которого соединены соответственно с выходом выходного регистра, третьим входом устройства и выходом второго входного регистра, выход которого является четвертым входом устройства, выход постоянного запоминающего устройства является вторым выходом устройства.Блок"схема устройства представлена на чертеже.Устройство содержит первый входной регистр 1 тсхему 2 сравнения, постоянное запоминающее устройство 3, блок 4 управления, блок 5 подбора цифр результата, выходной регистр 6, второй входной регистр 7, коммутатор 8.50 Устройство работает следующим образом.При наличии команды Вычисление квадратного корня в первый входной регистр 1 заносится параллельный код аргумента Х. Все разряды выходного регистра 6 устанавливаются в нуле,вые состояния, а блок 3 по команде, поступающей нэ второй вход устройства, переводится в режим умножения двоичных чисел. В этом случае первый и третий входы блока 3 соответствуют входам умножителя кодов, а выход блока 3 - выходу умножителя. С помощью коммутатора 8 по команде, поступающей на третий вход устройства осуществляется подключение на оба вхо да блока 3 выхода выходного регистра 6, Таким образом, при выполнении операции извлечения квадратного корня блок 3 и коммутатор 8 осуществляют возведение в квадрат значения 20 кода, снимаемого с выхода выходного регистра 6. В первом такте вычислений включается генератор тактовых импульсов в блоке 4 управления и с ег выходов (число которых равно д 5 числу разрядов входного регистра 1) в каждом такте появляются управляющие импульсы. Первый управляющий импульс (в первом такте) устанавливает логическую единицу в самом старшем разряде выходного регистра 6. Содержание которого возводится в квадрат в блоке 3 и сравнивается схемой сравнения 2 с содержанием входного регистра 1. Еслй значение квадрата в выходном регистре 6 больше значения аргумента Х во входном регистре 1, то со второго выхода схемы сравнения 4 на соответствующий информационный вход блока подбора цифр результата 5 выдается сиг нал, который открывает в блоке 5 соответствующие элементы И (на входах сброса старшего разряда и установки следующего разряда выходного регистра 6). В следующем такте управля ющий импульс со следующего выхода блока 4 управления проходит через открытые элементы И и устанавливает логический нуль в старшем разряде и логическую единицу в следующем разряде, Если квадрат значения в выходном регистре 6 меньше аргумента Х, то с третьего выхода схемы 2 сравнения на другой информационный вход блока 5 подбора цифр результата выдается сигнал, который открывает в блоке 5 соответствующий элемент И(на выходе установки соответствующего разряда выходного регистра 6), В следующем такте управляющий импульс со следующего выхода блока управле- бО ния 4 проходит через этот элемент И и устанавливает логическую единицу в следующем разряде. Предыдущий старший разряд при этом остается значащим.Полученное число в выходном реги стре 6 возводится блоком 3 в квадрати сравнивается в схеме 2 сравнениясо значением аргумента Х и т.д.Если квадрат значения в выходном регистре 6 равен значению аргументаХ, то с первого выхода схемы 2 сравнения на вход блока 4 управления выдается сигнал, который останавливает работу устройства, так как процесс вычисления квадратного корнязакончен. Максимальное число тактовравно п - числу разрядов входногорегистра 1.При наличии команды Вычислениекода угла фв первый входной ре-.гистр 1 заносится значение величиныз 1 п.Все разряды выходного регистра 6устанавливаются в нулевые состояния,а блок 3 по команде, поступающей навторой вход, устройства, переводитсяв режим вычисления функции синуса,В этом случае первый вход блока 3соответствует входу цифрового синусного преобразователя, а выходблока 3 соответствует выходу преобразователя. Вычисление кода угла ,как и вычисление квадратного корня,производится в соответствии с вышерассмотренным методом поразрядногоуравновешивания с определением накаждом такте вычислений одной значащей цифры кода угла, которыйснимается с выхода выходного регистра 6. При наличии команды Выполнение операции деления в первыйвходной регистр 1 заносится делимоед, а во второй входной регистр 7делитель Г, По команде, поступающейна третий вход устройства, выходвторого входного регистра 7 подключается на третий вход блока 3 черезкоммутатор 8. По команде со второговхода устройства блок 3 переводитсяв режим умножения кодов. В первомтакте вычислений с выхода выходногорегистра 6 задается первое значениечастного 6 в виде 01111. С выходаблока 3 снимается произведение Й Ки сравнивается в схеме 2 сравнениясо значением кода делимого Й. Наосновании результата сравнения формируется первая значащая цифра частного, Например, при Й)Й б в первом разряде записывается логическаяединица. Значение частного снимаетсяс выхода выходного регистра 6.При наличии команды Вычислениефункций з 1 п"значение кода углазаносится во второй входной регистр 7и по команде, поступившей с третьеговхода устройства, через коммутаторпередается на третий вход блока 3,которое по команде, поступившей совторого входа устройства переводитсяв режим вычисления функции я 1 п 3 .Код функции з 1 п считывается со второго выхода устройства,Таким образом, с помощью предлагаемого устройства может быть осу. ВНИИПИ Государственного комитета СССР по делам изобретений н открытий 113035, Москва, Ж, Раушская наб., д. 4/5Заказ 5102/60 Филиал ППП Патент, г, Ужгород, ул. Проектная, 4 ществлено извлечение квадратногокорня, выполнение операции деления,а также вычисление вэаимообратныхфункций. При этом, например, длявычисления как функции синуса, таки арксинуса, может быть использованаодна таблица кода синуса, заложеннаяв блоке 3,Таким образомв предлагаемом устройстве расширены функциональныевоэможности, а именно: с его помощью можно вычислять не только квадратный корень, но и вэаимообратныемонотонно изменяющиеся функции ивыполнять операцию за счет ввода вустройство мультиплексора и .второговходного регистра, Применение предлагаемого изобретения позволит реализовать поставленную задачу однимустройствомвместо набора устройств,реализуюших ту же задачу по частям), что снизит аппаратурныезатраты. Так для 12-разрядного кодафункции аппаратурные затраты приреализации предлагаемого устройства,используемого для осуществлениясразу трех видов вычислений в режиме разделения времени, составят 68микросхем 133 серии, что на 52 микросхемы меньше аппаратурных затрат при реализации той же задачи по частям. Устройство для вычисления квадратного корня по авт. св. 9 611208,о т л и ч а ю щ е е с я тем, что, сцелью расширения функциональныхвоэможностей за счет дополнительноговычисления взаимообратных монотонноизменяющихся функций и выполненияоперации деления, в него введенывторой входной регистр и коммутатор,причем второй вход устройства соединен со вторым входом постоянногозапоминающего блока, третий входкоторого подключен к выходу коммутатора, первый, второй и третий входыкоторого соединены соответственно свыходом выходного регистра, третьим,входом устройства и выходом второговходного регистра, вход которого является четвертым входом устройства,выход постоянного запоминающего устройства является вторым выходом устройства.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРР 611208, кл. 6 06 Р 7/38, 1978,