Арифметическое устройство

Союз Советскик Социапистическик Республик(51)м кл з с присоединением заявки Ио С 06 Г /38 Государственный комитет СССР но делам изобретений и открытий(54) АРИФМЕТИНЕСКОЕ УСТРОПСТЬО Изобретение относйтся к цифровой вычислительной технике и предназначается для использования в составе цифровых вычислительных машин (ЦВМ).Известны арифметические устройства (АУ) параллельного действия, содержащие основной и вспомогательный триггерные регистры сумматора, схемы формирования переносов, основной и вспомогательный триггерные регистры множителя (частного) и логические элементы И, ИЛИ, обеспечивающие прием и пересылку кодов между регистрами (1( .15Недостатками их являются сложность и низкое быстродействие.Наиболее близким к предлагаемому устройству является арифметическое устройство, содержащее регистр множи О теля, накапливающий регистр, сумматор и регистр множимого со схемой парафазного приема кода, содержащей логические элементы И, ИЛИ, НЕ 21.Известные арифметические устрой ства обеспечивают выполнение операции умножения только двух сомножителей одновременно. Это приводит к тому, что на каждое умножение требуется затратить время для приема одно- ЗО 1 О из сомножителей и выполненя посредственно Операции умнОжекия, т.е. в известном Ау не обеспечива ся ОдковремекнОО выполнене операК УМНожЕНИЯ НЕСКОЛЬКИХ МножМЫХ Нс 1 сдлк множитель.Цель изобретения - упрощение устройстваповышене быстродействн,Поставленная цель достигается тем, что в арфметлческое устройство, содержащее основной н вспомогательный регистры сумматора, основной и вспомогательный регистры множителя, элементы И, ИЛИ, управляющие шины устройства, прчем входы каждого разряда основного регистра множителя соединены с выходами соответствующих элементов И первой и второй групп, первые входы которых подключены соответственно к инверсному и прямому выходам соответствующего разряда вспомогательного регистра мнок.ителн, а вторые вхо- - к ш;не управления записью кода в основной регистр мно - жителя, входы каждого разряда вспомогательного регистра подключены к выходам соответствующих элементов ИЛИ первой и второй групп, входы которых подключены к выходам соответст 842794вующих элеметов И третьей, четвертой, пятой и шестой групп, первые входы элементов И третьей и шестой групп и первые входы элементов И четвертой и пятой групп подключены соответственно к шине управления записью5 кода в вспомогательный регистр множителя и к шине управления сдвигом кода в регистре мнекителя, вторые входы соответствующих элементов И четвертой и пятой групп в каждом раз- (О ряде соединены соответственно с инверсным и прямым входом последующего разряда основного регистра множите - ля, вторые входы соответствующих элементов И третьей и шестой групп соединены соответственно с инверсным и прямым выходами соответствующего разряда основного регистра сумматора, выходы которого соединены с выходами соответствующих элементов ИЛИ третьей и четвертой групп, входы которых сое динены с выходами соответствующих элементов И седьмой, восьмой, девятой и десятой групп, первые входы элементов И седьмой и десятой групп в каждом разряде подключены к шине управления сдвигом кода в регистрах сумматора, вторые входы - соответственно к инверсному и прямому выходам последующего разряда вспомогательного регистра сумматора, первые входы элемен-Зо тов И восьмой и девятой групп соедиены с прямым и инверсным выходами соо гветствующего разряда вспомогательного регистра сумматора, вторые входы объединены и соединены с выходом соответствующего элемента ИЛИ пя- " той группы, входы которого соединены с выходами соответствующих элементов И одиннадцатой, двенадцатой и тринадцатой групп, первые входы которых подключены соответственно к первой, 40 ьторой и третьей шинам управления сложением по модулю 2, вторые входы элементов И одиннадцатой и двенадцатой групп подключены к шинам приема соответствующего инверсного и прямого кода, входы каждого разряда вспомогательного регистра сумматора соединены с выходами соответствующих элементов И четырнадцатой и пятнадцатой групп, первые входы которых подключе О ны к третьей шине управления записью кода в вспомогательный регистр сумматора, вторые входы соединены соответственно с инверсным и прямым выходами соответствующего разряда основного регистра сумматора, в него введе - ны шестнадцатая и семнадцатая группы элементов И и шестая группа элементов ИЛИ, причем в каждом разряде первый вход элемента И шестнадцатой группы подключен к прямому выходу соответО ствующего разряда вспомогательного регистра множителя, второй вход - к инверсному выходу соответствующего разряда основного регистра сумматора, первый вход элемента И семнадцатой 65 группы в каждом разряде, кроме младшего разряда., соединен с выходом элемента ИЛИ шестой группы предыдущегоразряда и вторым входом соответствующего элемента И тринадцатой группы,первый вход элемента И семнадцатойгруппы младшего разряда подключенк шине сквозного переноса, второйвход элемента И семнадцатой группысоединен с прямым выходом соответствующего разряда вспомогательного регистра сумматора, выходы элементовИ шестнадцатой и семнадцатой группв каждом разряде соединены со входами соответствующего элемента ИЛИ шестой группы.На чертеже, приведена функциональная схема двух двоичных разрядоварифметического устройства параллельного действия,Схема содержит триггеры (Тр) 1 основного регистра множителя (частно -го), типа КБ; триггеры 2 вспомогательного регистра множителя (частного), типа К 9,триггеры 3 основногорегистра сумматора, типа К 5, триггеры 4 вспомогательного регистра сум -матора, типа К 5, логические элеменгы И 5-21; логические Элементы ИЛИ22-27; шину 28 управления (Шу) пересылкой кода из вспомогательного в основной регистр множителя, шину 29управления пересылкой кода из основнего регистра сумматора во вспомогательный регистр множителя, шину 30управления сдвигом кода вправо в регистре множителя, шину 31 сквозногопереноса, шиу 32 управления сдвигом кода вправо в регистре сумматора, шина 33 управления пересылкойкода из основного во вспомогательныйрегистр сумматора,. шину 34 управления выполнением элементарной операции (ЭО) сложения по модулю 2 с инверсным кодом второго слагаемого,шину 35 управления, выполнением ЭОсложения по модулю 2 с прямым кодомвторого слагаемого, шину 36 управления выполнением ЭО второго слагаемого по модулю 2, шину 37 приема (ШП)инверсного кода второго слагаемого,шину 38 приема прямого кода второгослагаемого,Рассмотрим работу предлагаемогоАУ на примере выполнение операциисложения двух положительных чисел,представленных в двоичном коде, приэтом код первого слагаемого хранитсяв основном триггерном регистре сумматора (триггеры 3), а код второго слагаемого поступает в устройство пошине 38 приема кода,По первому временному такту (г 1 )выполняется ЭО пересылки кода первого слагаемого из Тг 3 во вспомогательные регистры множителя и сумматора (Тг 2,Тг 4), Для выполнения этойЭО на ШУ 29 и Шу 33 одновременно подаются исполнительные импульсы, в842794 результате чего в Тг 2 и Тг 4 будутзанесены коды одинаковых чисел.По второму временному такту (г)выполняется ЭО первого сложения помодулю 2 кода первого слагаемого,хранящегося в Тг 2 ТгЗ и Тг 4, и кода ного переноса из младшего разряда, то сигнал по цепи И 21 ИЛИ 27 поступает на счетный вход ТгЗ и изменяет его состояние на инверсное, что эквивалентно пересылке кода из тг 1 в ТгЗ.Операция умножения кодов в предлагаемом устройстве выполняется путем последовательных сложений кода, хранящегося в регистре сумматора, и кода, поступающего по ШП 38, и сдвигов кодов, хранящихся в регистрах сумматора и множителя вправс на один разряд. 5 10второго слагаемого, поступающего вАУ по шине 38, Для выполнения этойЭО на Шу 35 подается исполнктельныйимпульс. В тех двоичных разрядах АУ,в которых на шине 38 имеется высокий(низкий) потенциал, соответствующийкоду единицы, исполнительный импульс по цепи И 20, ИЛИ 27 поступает насчетный вход ТгЗ и йзменяет его состояние, т.е. выполняет сложение кодов по моцулю 2. После переключения Выполнение сдвигов кодов в регистрах сумматора и множителя осуществляется за два Временных такта. По первому такту код основного регистрамножителя (Тг 1) пересылается со сдвигом на один разряд второго во вспомогательный регистр мкожителя (Тг 2).20 Для выполкекия этой ЭО на ШУ 30 подается исполнительный импульс, ПОвторому такту код числа, хранящийсяв триггерах вспомогательного регистра множителя (Тг 2), пересылается 25 в основной триггерный регистр множителя (Тг 1), Для выполкения з гопЭО на ШУ 28 подается исполнительныйимпульс,Сдвиг кода в регистре сумматораосуществляется аналогичным образом.Отличие состоит только В том, чтопересылка кода во вспомогательныйрегистр выполняется без сдвига, апересылка кода иэ Вспомогательно-Орегистра в ос .Овной Выполняетсясдвигом кода ка один разряд Впра;О.Для выполнения названных ЭО испо.нителькые импульсы последовательнопередаются на ШУ 33 и 32.При условии, что код множителяхранится В основном регистре множителя (Тг 1), код множимого поступаетВ АУ по ШП 38, а регистры сумматораустанОВлены В нулевое состояние нперВОм этапе Выполнения Операции умножения код регистра множителя сдвигается вправо до тех пор, пока Впоследнем (младшем) разряде регистране появится код единицы. После этого сдвиги кода в регистре множителя 50 прекращаются и выполняется операциясложения кода сумматора с кодом, ПОступающим по ШП 38, Операция сложения кодов в ходе выполнения операции умкожения идентична рассмотренной отдельной операции сложения.После выполнения операции сложения производится одновременный сдвиг кодовсумматора и регистра множителя Впра -во на один разряд, Если после выполнения ЭО сдвига кодов на один раэ ряд вправо в последнем разряде регис -тра множителя снова хранится код еди -ницы, то операции сложения и сдвигаповторяются. Если же в последнем ра ТгЗ начинает формироваться и распространяться в сторону старших разрядовпотенциал сквозного переноса.По третьему временному такту осуществляется пересылка результата сложения кодов по модулю 2, хранящегося в ТгЗ, в Тг 4. Эта элементарная операция необходима для обеспечения формирования сквозного переноса и дляподготовки выполнения ЭО второго сло -жения по модулю 2.По четвертому временному такту ( ) после завершения распространения потенциала переноСа на ВУ 36 подается исполнительный импульс. В техдвоичных разрядах АУ, в которых пошине 31 из младшего разряда поступает потенциал переноса, исполнительный импульс по цепи И 21, ИЛИ 27 поступает на счетный вход ТгЗ и выполня ет ЭО второго сложения кода по модулю 2. Четвертый такт завершает выполнение операции сложения двух кодов,Операция вычитания кодов осуществляется аналогично рассмотренному выше выполнению операции сложения. Отличие состоит в том, что по второму временному такту на счетный Вход ТгЗ подается код с ШП 37 (а не ШП 38).Операция пересылки кода иэ основного регистра множителя в основной регистр сумматора осуществляется за два временных такта.По первому временному такту выполняются ЭО пересылки кода из основного регистра множителя во вспомогательный регистр (Тг 1, Тг 2) и установ. - ка в нулевое состояние основного и вспомогательного регистров сумматора (ТгЗ, Тг 4). В результате выполнения этих ЭО в тех разрядах АУ, в которых Тг 2 установлены в единичное состояние, вырабатывается потенциал сквозного переноса, поступающий И 21 старшего разряда.По второму временному такту осуществляется непосредственная передача кода регистра множителя в основной регистр сумматора, осуществляемая за счет поступления исполнительного сигнала на ШУ 36. Если на первый ,ряде регистра хранится код нуля, тоЬход И 21 поступил потенциал сквоз-. 65 выполняется повторный сдвиг кодоврегистров сумматора и множителя,цо тех пор, пока не будет сделано число сдвигов, равное числу двоичных разрядов регистра множителя.Предлагаемое устройство обеспечивает выполнение групповой операции умножения кодов, которая заключается в умножении ряда кодов множимого на один множитель без прекращения процесса умножения на последовательный вход новых сомножителей. Если в известных устройствах операция умножения реализует соотношениеХУ, то в предлагаемом устройстве можно выполнять операцию- Х(У ,У ,У). При этом не требуется прерывать. процесс умножения для ввода и хранения в одном из регистров АУ очередного множимого у, 7. указанные коды множиМых могут храниться в любых регистрах ЭВМ, имеющих связь с АУ через элементы ИЛИ 27.Операция группового умножения обеспечивает сокращение времени выполнения операций умножения ряда сомножителей на один множитель приблизительно в 1,5 раза.Формула изобретенияАриФметическое устройство, содержащее основной и вспомогательный регистры сумматора, основной и вспомогательный регистры множителя, элементы И, ИЛИ, управляющие шины устройства причем входы каждого разряда основного регистра множителя соединены с выходами соответствующих элементов И первой и второй групп, первые входы которых подключены соответственно к инверсному и прямому выходам соответствующего разряда вспомогательного регистра множителя, а вторые входы - к шине управления записью кода в основной регистр множителя, входы каждого разряда вспомогательного регистра подключены к выходам соответствующих элементов ИЛИ первой и второй групп, входы которых подключены к выходам соответствующих элементов И третьей, четвертой, пятой и шестой групп, первые входы элементов И третьей и шестой групп и первые входы элементов И четвертой и пятой групп подключены соответственно к шине управления записью кода в вспомогательный регистр множителя и к шине управления сдвигом кода в регистре множителя, вторые входы соответствующих элементов И четвертой и пятой групп в каждом разряде соединены соответственно с инверсным и прямым выходом последующего разряда основного регистра множителя, вторые входы соответствующих элементов И третьей и шестой групп соединены соответственно синверсным и прямым выходами соответствующего разряда основного регистра сумматора, выходы которого соединены с выходами соответствующих элевходы которых соединены с выходамисоответствующих элементов И седьмой,восьмой, девятой и десятой групп,первые входы элементов И седьмой идесятой групп в каждом разряде подключены к шине управления сдвигомкода в регистре сумматора, вторыевходы - соответственно к инверсномуи прямому выходам последующего разряда вспомогательного регистра сумматора, первые входы элементов Ивосьмой и девятой групп соединены спрямым и инверсным выходами соответствующего разряда вспомогательногорегистра сумматора, вторые входы объединены и соединены с выходом соответствующего элемента ИЛИ пятой группы, входы которого соединены с выходами соответствующих элементов Иодиннадцатой, двенадцатой и тринадцатой групп, первые входы которыхподключены соответственно к первой,второй и третьей шинам управления помодулю 2, вторые входы элементов Иодиннадцатой и двенадцатой группподключены к шинам приема соответственно инверсного и прямого кода,входы каждого разряда вспомогательного регистра сумматора соединены свыходами соответствующих элементовИ четырнадцатой и пятнадцатой групп,первые входы которых подключены ктретьей шине управления зацисью кодав вспомогательный регистр сумматора,вторые входы соединены соответственно с инверсным и прямым выходами со -ответствующего разряда основного регистра сумматора, о т л и ч а ю щ ее с я тем, что, с целью повышениябыстрсдеиствия и уменьшения количества необходимого оборудования, в него введены шестнадцатая и семнадцатая группы элементов И и шестая группа элементов ИЛИ, причем в каждомразряде первый вход элемента И шес: -надцатой группы подключен к прямомувыходу соответствующего разрядавспомогательного регистра множителя,второй вход - к инверсному выходусоответствующего разряда основногорегистра сумматора, первый вход элемента И семнадцатой группы в каждомразряде, кроме младшего разряда,соединен с выходом элемента ИЛИ шестой группы предыдущего разряда ивторым входом соответствующего элемента И тринадцатой группы, первыйвход элемента И семнадцатой группымладшего разряда подключен к шинесквозного переноса, второй вход элемента И семнадцатой группы соединенс прямым выходом соответствующегоразряда вспомогательного регистрасумматора, выходы элементов И шест 5 10 15 20 25 30 35 4045 50 55 60 65 цментов ИЛИ третьей и четвертой групп,10 842794 внадцатой и семнадцатой групп в каждом разряде соединены со входами соответствующего элемента ИЛИ шестой группы,Источники информации,принятые во внимание при экспертизе Составитель Н,ИзмайлКовальчук Техред И. Асталош Корректор Н.Швыдк едакто ираж 745 П рственного комитета СССР зобретений и открытий а, Ж, Раушская наб., д. 4 одписное тная, 4 филиал ППП "Патент", г. Ужгород, у Заказ 5102/60 ВНИИПИ Госу по делам 113035, Мос1. Папернов А.А., Логические основы ЦВТ. М., "Сов. радио", 1972,с. 194-196,2, Авторское свидетельство СССРР 318941, кл. С 06 Р 7/50, 1972