Патенты опубликованные 15.09.1980

Номер патента: 763877

Опубликовано: 15.09.1980

Автор: Юцайтис

МПК: G06D 1/06

Метки: дешифратор, трехзначный

...подключены к источнику подпора низкого. уровня (0,4 кгс/см), а камеры подпорареле 10, 12, включенных по схеме ЗАПРЕТ, реле 4 и фф двухвходовых элементов И блоков характе-, ристических функций первого и второго порядков - к источнику подпора высокого уровня (0,9 кгс/см).36Выход реле 9 ( 1) блока 1 (5) соединенс нормально открытым соплом реле 10 (12),выход которого является выходом блокахарактеристической функции первого порядка,Управляющие камеры реле блока 1 соединены с одним из входов Х 1 дешифратора, а выходы блока - с нормально-закрытыми соплами двухвходовых элементов И матрицы 8, Управляющие камеры блока 5 соединены со вторым входом Х дешифратора, а выходы блока - с управляющими камерами соответствующих двухвходовых элементов И...

Номер патента: 763878

Опубликовано: 15.09.1980

Авторы: Аристов, Трескунов

МПК: G06D 3/00

Метки: дозированием, струйное

...формируются сигналы, соответствующие вращению преобразователя по часовой и против часовой стрелки. Сигнал, соответствующий вращению по часовой стрелке, поступает на входы вентилей 6 и 7, Сигнал, соответствующий вращению против часовой стрелки, поступает на знаковый вход и на счетнь 1 й вход реверсивного счетчика 5. Прямой выход старшего двоичного разряда реверсивного счетчика поступает на вход управления вентиля 6, инверсный выход через инвертор 8 старшего двоичного разряда - на вход управления вентиля 7. Выход вентилясоединен через выход дискриминатора со счетным входом реверсивного счетчика. Выход вентиля 6 соединен со входом счетчика пневматических импульсов. Струйное устройство управления дозированием работает следующим...

Номер патента: 763879

Опубликовано: 15.09.1980

Авторы: Соломаха, Шевяков

МПК: G06F 1/02

Метки: двух, монотонных, переменных, формирования, функций

...разбиения области 2 определения функции происходит аппроксимация значения функции с помощью соответствующих множителей. Генерирование функции обеспечивается путем ее построчного развертывания в счетчике 9 за счет периодического линейного развертывания во времени одной из переменных при фиксированном значении второй переменной.Периодическое развертывание переменной х осуществляется с помощью счетчика первого узла 2 и счетчика 3, включенных д последовательно. Эти счетчики в принципе можно рассматривать как один счетчик, старшие разряды которого фиксируют во времени текущий код номера интервала раз. биения по х, В момент окончания развертывания очередной образующей поверхности 4 О импульс переполнения счетчика 3 изменяет содержимое...

Номер патента: 763880

Опубликовано: 15.09.1980

Автор: Салов

МПК: G06F 1/04

Метки: импульсов, последовательности, формирования

...со входа элемента И 3, и счетчик 4 накапливает поступающие на его вход импульсы от генератора 8.При накоплении счетчиком 4 количества импульсов, заданного переключателем 12 для первого его выхода, на входе первого элемента И группы 11 произойдет совпадение, сигналов с первого шага распределителя 5 и выхода счетчика 4. Сигналом с выходапервого элемента И группы 11 черезэлемент ИЛИ 10 включается элементзадержки 9, который подает запрет наэлемент И 3, на время переходныхпроцессов прерывая поступление импульсов с генератора 8 на счетчик 4.Одновременно сигналом с выхода элемента ИЛИ 10 счетчик 4 устанавливается в исходное положение, Счетчик 14 фиксирует исполнение первойсерии импульсов, а сигналом с выхода элемента И 7 распределитель...

Номер патента: 763881

Опубликовано: 15.09.1980

Автор: Шашук

МПК: G06F 3/04

Метки: информации, текстовой

...образом.Тест-изображение с контрольной полутоновой шкалой устанзвливается в блоке сканирования 1. Для выделения начала и конца шкалы на тестовом изображении имеются ограничительные метки, например, максимальной плотности или с цветовым кодированием. При сканировании тестовогоизображения сигнал на выходе преобразователя оптического сигнала в электрический 5 подвергается обработкен Формирователе импульсов начала иконца шкалы 7, который формируетимпульс длительностью Т, равной нремени между моментами обнаруженияограничительной метки начала и ограничительной метки конца контрольнойшкалы. Полученный импульс поступаетна стробирующий вход преобразователя временных интервалов н код 9.Опорной частотой преобразователя является импульсная...

Номер патента: 763882

Опубликовано: 15.09.1980

Авторы: Гафаров, Дудкин

МПК: G06F 3/04

Метки: каналами, процессора, связи, сопряжения

...поступающей из канала снязи в регистр 8,байтов определенного Формата (5, б,7, 8 разрядов), Данная "1" оказывается, таким образом, записанной перед информационной последовательностью, накапливаемой в регистре 8, исдвигается в каждом промежуточномцикле вместе с ней. Когда "1" достигает старшего (8-го) разряда регистра, это означает, что байт накоплен. Данная константа формируетсяв буферном. регистре 10 сигналами издешифратора б, определяющего положение "1" в константе.На этом выполнение данного промежуточного цикла заканчивается авместе с ним и выполнение первогоэтапа фазирования.Если произошло нарушение в работеодного из счетчиков, то по сигналудешифратора 16 в блок 1 прекращаетсявыполнение данного промежуточногоцикла и производится...

Номер патента: 763883

Опубликовано: 15.09.1980

Авторы: Бородянский, Коваленко, Юсов

МПК: G06F 3/04

Метки: вычислительной, датчиками, информации, сопряжения, электронной

...а информационные выходы - к информационным входам соответствующих элементов И группы, выходы которых являются информационными выходами устройства, введены формирователь импульса ввода, Формирователь импульса запуска буферного накопителя и Формирователь импульса готовности, причем выход готовности буферного накопителя соединен со входом формирователя импульса ввода, выход которого подключен к управляющим входам элементов И группы и входу формирователя импульса готовности, выход которого является выходом готовности устройства, вход пуска буферного накопителя подключен к выходу Формирователя импульса запуска буферного накопителя, вход которого является управляющим входом устройства.На чертеже показана блок-схема устройства, содержащая...

Номер патента: 763884

Опубликовано: 15.09.1980

Авторы: Говоров, Исмагилов

МПК: G06F 3/153

Метки: информации, отображения

...9 в напряжения, пропорциональные соответственно В иВ результате поступления импульсов с выхода первого одновибратораб и с выхода триггера 5 откроютсяблоки ключей 10 и 11, с выхода которых импульсы поступают на входыформирователей 12 и 13.Длительность импульса с выходапервого блока ключей 10 пропорциональна протяженности строки малоформатного телевизионного растра, аамплитуда - 1 . Аналогично, длительность импульса с выхода второго блока ключей 11 пропорциональна 1, аамплитуда -1По окончании импульса, вырабатываемого первым одновибратором. б, перебрасывается триггер 5 и запускается второй одновибратор 7, которыйвырабатывает прямоугольный импульс вК раз меньшей длительности по сравнению с длительностью импульса первогоодновибратора б. При...

Номер патента: 763885

Опубликовано: 15.09.1980

Авторы: Воробьев, Воробьева, Рыбин

МПК: G06F 5/02

Метки: кодов

...код. Следовательно, при таком преобразовании 40на шину 26 младшей тетрады преобразователя должен быть подан сигнал,соответствующий логической единице,а на эти же шины всех последующихтетрад преобразователя должен быть 45подан сигнал, соответствующий логическому нулю, т.е. Я = 1, а Р, = О,где к = 2, 3, 4,.. При преобразовании в двоично-десятичный код позиционного двоичного кода необходиъ50мо, чтобы Ч = 0 для всех к = 1, 2,3, 4,Пусть подлежащая преобразованию в двоично-десятичный код "8, 4, 2, 1" комбинация кода Грея следующая:10110111, что соответствует двоичнопозиционному коду 11011010. Десятичным эквивалентом этого кОда является число 218, двоично-десятичное представление которого 0010, 0001, 60 1000Исходное сотояние...

Номер патента: 763886

Опубликовано: 15.09.1980

Авторы: Амербаев, Евстигнеев, Ицкович

МПК: G06F 5/02

Метки: дешифратор, классов, кодов, остаточных, системе

...соответствуют прошивки входных обмоток в положительном направлении, знакам входной матрицы связи в дешифраторе соответствуют прошивки входных обмоток в отрицательном направлении, В качестве выходной матрицы связи принята транспонированная матрица кода СОК И порядка ЯхЯ=19 х 12, записанная в виде единиц и нулей. Символу 1 выходной матрицы связи соответствует наличие прошивки на соответствующем трансформаторе, символу 0 - отсутствие прошивки. Матрица Ь имеет вид 100 100 100 100 010 010 010 010 001 001 001 001 100 010 001 000 010 001 000 100 001 000 100 010 000 100 010 001 100 001 000 010 010 000 100 001 001 000 010 000 ООО 100 001 ООО ООО 010 000 100 100 000 010 000 010 000 001 000 001 000 000 100 000 100 000 010 000 010 ООО 001 000 001...

Номер патента: 763887

Опубликовано: 15.09.1980

Автор: Соболь

МПК: G06F 5/02

Метки: двоичные, десятичных, чисел, числа

...3 переключателей, сумматор 4,элемент 5 задержки и группу разделительных диодов 6,Двоичный счетчик 1 содержит тритриггера (на чертеже не показаны),дешифратор 2 (семь трехвходовых элементов И) и блок 3 переключателей,клеммы которых соответственно одинаковым десятичным цифрам, эапараллелены.Преобразователь работает следующим образом,На вход 7 устройства подаетсясигнал "Начало преобразования", Этимсигналом устанавливается в "0" сумматор 4Через определенное время,устанавливаемое элементом 5 задерж-,ки, подается импульс на счетный вход8 двоичного счетчика 1 и одновременно на все входы блока 3 переключателей. Этот первый импульс через соответствующие замкнутые клеммы переключателей поступает по соответствующим цепям в сумматор 4, где...

Номер патента: 763888

Опубликовано: 15.09.1980

Авторы: Выстороп, Теслик

МПК: G06F 7/02

Метки: величин, сравнения, цифровых

...и раэмыкающимконтактами второй контактной группы,а ограничивающие резисторы 34-36соответственчо включены между выходными шинами и шиной нулевого потенциала.Устройство работает следующим образом,Коммутирующий узел, определяющийзначение уставки, например узел 5,устанавливается во включенное состояние. При наличии сигнала навходной информационной шине 18, соответствующей значению уставки, сигнал проходит на шину "Равно" 12, атакже через резисторы 28, 41, подключенные к данному коммутирующемуузлу, на шины "Меньше" 13, "Больше"11. Амплитуда сигнала на шине "Равно" 12 будет равна амплитуде входного сигнала, а на шинах:"Меньше" 13,"Больше" 11 - половине амплитудывходного сигнала. При наличии сигналана входной информационной шине...

Номер патента: 763889

Опубликовано: 15.09.1980

Автор: Овчинников

МПК: G06F 7/02

Метки: выделения, максимального, чисел

...разряда хотя бы в одном узле 1анализа. Нулевой сигнал с выхода элемента 3 ИЛИ запрещает все элементы 5И, расположенные в младших узлах 2 поразрядного сравнения, исключая ихучастие в формировании, результатасравнения, а также элемент 6 И", предотвращая возбуждение соответствующеговыхода 10 устройства, При отсутствиичисел с .единичным значением данногоразряда единичное значение выхода элемента 3 ИЛИ устанавливается по цепи: элемент 5 И, элементИЛИ, элемент4.НЕ, второй вход элемента 3 ИЛИ иобеспечивает анализ содержимого следующего разряда чисел. При этом выходэлемента 7 ИЛИ определяет значениеразряда результата сравнения на соответСтвующем выходе 9, время Формирования которого не зависит от количества узлов, т.е. сравниваемых чисел.После...

Номер патента: 763890

Опубликовано: 15.09.1980

Авторы: Кондратик, Матенчук

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...И 7 или 8 будет записано в свободный регистр 1 или 2.При поступлении следующего импульсана шину управления 17 в зависимостиот результата сравнения имеющийсяединичный сигнал на выходе схемысравнения 3 установит триггер 4 в4 остояние, при котором его выходдаст разрешающий единичный сигналчерез элемент И 7 или 8 на записьпоследующего числа в тот триггер, вкотором было записано меньшее число, бОа сигнал, поступающий на вход триггера 4 через шину сброса этого регистра, сотрет записанное в него число. Также разрешающий единичный сигнал с выхода триггера 4 через груп пу элементов И 131 -1 3 или 14 -14,и группу элементов ИЛИ 15, -15 соединит выходы разрядов регистра, вкотором записано большее число, свыходом 20, -20 устройства. При поступлении...

Номер патента: 763891

Опубликовано: 15.09.1980

Авторы: Дуда, Зубко

МПК: G06F 7/04

Метки: сравнения, чисел

...элемент 11 задержки,входные шины 12-13, шину 14 тактовых сигналов, выходные шины 15-17,Устройство работает следующим образом.В исходном состоянии триггер 7может быть в любом положении, Первыйиз сравниваегых кодов А подается навходную шину 12, второй код В - навходную шину 13. Сравнение начинается с младших разрядов, Если в какомто из тактов значение одного из кодов превышает значение другого, тосигнал рассогласования, вырабатываемый элементами 1 или 2 запрета, запоминается в триггере 7 и в динамической схеме намяти - в цепочке, состоящей из элемента 11 задержки, элемента 10. ИЛИ и элемента 4 запрета.Если в произвольном такте первый кодА превышает второй код В, то в динамической цепочке начинается циркуляция сигнала рассогласования и на...

Номер патента: 763892

Опубликовано: 15.09.1980

Авторы: Захаренко, Левитин, Мельниченко

МПК: G06F 7/38

Метки: арифметическое

...с тремя входами формирователяадреса, выход формирователя адреса соединен с адресным входом блока местной памяти, введен анализатор равенства адресов, первый и второй информационные входы которого соединены с выходами регистров адресапервого и второго операндов соответстненно, первый управляющий входанализатора соединен со вторым ныходом регистра кода операции, второй управляющий вход анализатора соединен с третьим выходом регистра кода операции, первый выход соединен с управляющим входом сдвигателя, авторой выход - с управляющим входомрегистра результата. Схема устрОйства приведена на фиг, 1, схема анализатора равенства адресов - на фиг. 2. Устройство содержит: блок 1 местной памяти (МП), включающий в себя регистры общего назначения...

Номер патента: 763893

Опубликовано: 15.09.1980

Авторы: Григорьян, Решетников

МПК: G06F 7/38

Метки: извлечения, квадратного, корня, цифровое

...фиксируюший результатизвлечения квадратного корня посостоянию интегратора 5.Из принципа действия видно, ътовремя каждого цикла извлечения квадратного корня переменности равнот =ъ 2/Р, (,= 1,1,Ь,Ф,. Гй)Время извлечения квадратного корня равно Для сравнения отметим, что в про 15 20 25 30 35 40 45 50 тотипе время каждого цикла постоянно,а общее время вычисления равнои) Из сравнения (1) и (2) видно, чтопредложенное устройство позволяетпримерно в два раза сократить времявычисления. Формула изобретения Цифровое устройство для извлечения квадратного корня, содержащеегенератор импульсов, первый, второй и третий интеграторы, первуюи вторую схемы сравнения, делительчастоты, блок считывания, причемвыход делителя частоты соединен свходом третьего...

Номер патента: 763894

Опубликовано: 15.09.1980

Автор: Чуватин

МПК: G06F 7/38

Метки: арифметическое

...переносов очередного частичного произведения.После и-кратного повторения итераций в регистре 3 и в регистре 4 оказывается результат - вычисленное значение произведения, представленное в двухрядном коде, при этом.в регистре 3 оказывается код поразрядных сумм произведения, а в регистре 4 оказывается код переносов произведения.Преобразование произведения из двухрядного кода в обыкновенный однорядный двоичный код выполняется дополнительной итерациейКод переносов произведения из регистра 20 4 поступает на входы регистра 1 и не поступает на третьи входы сумматора 5. В сумматоре 5 замыкаются разделенные цепи суммы и переноса, т.е. сумматор 5 на дополнительной 25 итерации работает по схеме сумматора с последовательным (сквоэным) переносом. Код...

Номер патента: 763895

Опубликовано: 15.09.1980

Авторы: Глинкин, Фесенко

МПК: G06F 7/50

Метки: вычитающее, частотно-импульсное

...на1выходе одного из элементов И-НЕ 2 или 3, открытого в данный момент, формируется запрещающий импульс. Этот импульс блокирует прохождение импульсов частотой Г и Г на выходы устройства и поочередно переключает триггер 1 в различные состояния, по которым открывается один и закрывается другой из элементов И 4, Ь Пусть импульсы частотой Г опережают по фазе импульсы частотой Г,.а триггер 1 находится в единичномсостоянии. В этом случае на выходе элемента И-НЕ 2 формируетсязапрещающий импульс, который закрывает элементы И 4 и 5, причемимпульсу из потока частотой Г вэтом случае запрещено прохождениекак через элемент И-НЕ 3, так и навыход 7 устройства. По окончанииимпульса из потока частотой Г триггер 3 переключится в нулевое состояние,...

Номер патента: 763896

Опубликовано: 15.09.1980

Авторы: Кашевский, Телековец

МПК: G06F 7/50

Метки: избыточной, системе, сложения, счисления, чисел

...5.Выходы переноса узлов коррекции 14 и 15 блока анализа.5 1-го разряда 1 устройства подключены к входу переноса первого разряда соответственно первого и второго двоичных сумматоров 3 и 4 следующего (1+1)-го разряда 2 устройства. При суммировании чисел в избыточной системЕ счисления с основанием р=2" входы блока анализа 5 непосредственно соединены с соответствующими входами разрядного сумматора 10. Устройство работает следующим образом.При поступлении входных аргументов по МфК шинам 6 и 7 в двоичных Сумматорах 3 и 4 образуется двоичный код суммы соответственно отрицательных и положительных цифр соответствующего разряда М входных аргументов, который суммируется с двоичным кодом состояния, поступающего со старших разрядов двоичных...

Номер патента: 763897

Опубликовано: 15.09.1980

Авторы: Лысиков, Шостак

МПК: G06F 7/52

Метки: умножения

...5.В данном устройстве регистр множимого 1 может быть реализован най 5-триггерах, регистр множителя2 - на О-триггерах, накапливающий 35 сумматор 3 - на О- либо 1 К-триггерах с блоком ускоренного образования разрядных переносов, блок управления 4 - в виде управляющего автомата. Узел умножения 5 выполненв виде логического шифратора М-разрядных кодов сомножителей в 2 к-разрядный код их произведения, синтезкоторого может быть проведен хорошо известными методами с использованием таблицы истинности. Ниже при ведены фрагменты таблицы истинности для узла 1-разрядного умножения5, причем для определенности принято, что =4. В таблице разрядымножимого, поступающие по шине 8, 0 обозначены как в 4, ез, щ, в 1, разряды множителя, поступающие по...

Номер патента: 763898

Опубликовано: 15.09.1980

Авторы: Барбаш, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/22

Метки: микропрограммное

...первыйблок памяти 3, регистр логическихусловий 4, первую группу элементовИ 5, буферный регистр 6, вторуюгруппу элементов И 7, шифратор 8,счетчик микрокоманд 9, генератортактовых импульсов 10, первыйэлемент И 11, первый элемент задержки 12, второй элемент задержки 13, второй элемент И 14, первыйэлемент НЕ 15, третий элемент И 16,четвертый элемент И 17, счетчикадреса 18, второй дешифратор 19,второй блок памяти 20 и второй эле,мент НЕ 21, Символом 22 обозначен вход установки кода (номера) операции; 23,24, 25, 26 - первый, второй,. третийи четвертый выходы первого блокапамяти соответственно; 27 - входлогических условий; 28, 29 - первый и второй выходы второго блокапамяти соответственно.Рассмотрим работу устройства,В исходном состоянии все...

Номер патента: 763899

Опубликовано: 15.09.1980

Авторы: Леднев, Чубаров

МПК: G06F 9/22

Метки: микропрограммного

...устройства. Этим задается величина слагаемого А на перэом входе сумматора б и номер ячейки однородной кодирующей структуры, которая включается при исполнении микропрограммы. Затем для отдельно взятой микропрограммы по гри-. фу переходов находится необходимое цозце 9 стэие У которое подают с эыда сумматора б йа входы объекта равления 1 для того,.чтобы перевести его из внутреннего состояния Ц, .в котором он находится э данный момент времени, в состояние 0, требуемое для результативного выполнения алгоритма. Второе слагаемое В на входе сумматора б определяется из соотношения В=У-А. Разряди числа В в двоичном коде, имеющие единичное 5 О 15 20 25 ЗО 35 40 45 50 55 значение, соответствуют номерам раз.рядов ячейки однородной...

Номер патента: 763900

Опубликовано: 15.09.1980

Авторы: Бондаренко, Ершов

МПК: G06F 11/36

Метки: отладки, программ

...7 операций,дешифратор 8, счетчик 9 команд,первый вход 10, элементы задержки11, 12, триггеры 13-15, второй вход16, третий переключатель 17, первыйпереключатель 18, второй переключатель 19, (20), четвертый переключатель 21 (22), шестой переключатель23, пятый переключатель 24, узел25 управления переходами, включающий первый элемент И 26, четвертый триггер 27, второй элемент И28 и третий элемент, задержки 29.Устройство работает в двух режимах: в автоматическом режиме в реальном масштабе времени и в полуавтоматическом режиме с остановамимашины по каждому условному или безусловному переходу (УП или БП).Если переключатели 21-24 находятся в отключенном положении, то устройство работает как прототип, т.е.н регистрах 2, 3 переходов фиксируются...

Номер патента: 763901

Опубликовано: 15.09.1980

Авторы: Глух, Ефремов

МПК: G06F 11/22

Метки: блоков, логических

...в каждой группе. Осуществляется последовательное и-кратное суммирование в-разрядных кодов, поступающих через мультиплексор 4 от выходных контактов каждой группы контролируемого блока б, и суммирование полученной суммы с эталонным выходным набором, равным дополнительному коду ожидаемой суммы и кодов на выходных контактах контролируемого блока б при правильной.его работе, Отсутствие сигнала переполнения сумматора 5 в результате последнего суммирования свидетельствует о неисправности в контролируемом блоке б. На входные контакты контролируемого блока б из блока 1 для хранения входных наборов по сигналам управляющего блока 3 подаются входные тестовые наборы. Реакция контролируемого блока б на воздействие входного набора с первой...

Номер патента: 763902

Опубликовано: 15.09.1980

Авторы: Аверьянов, Елисеев, Ленкова, Лиокумович

МПК: G06F 11/22

Метки: микропрограммный, процессор, самодиагностикой

...неисправного блока. Это обусловлено тем,что компаратор 5 данных разрешаетвыполнять запись информации в основную память 9 только при совпадениисигналов на выходах первого 3 и второго 4 блоков обработки данных.Кроме этого, в момент обнаруженияотказа исправные блок обработки данных и локальная память содержаткорректную информацию, соответствующую данному моменту обработки. Присрабатывании компаратора 5 данных(обнаружен отказ) для адресации микропрограммной памяти 15 формируется И)начальный адрес микропрограммы обработки отказа узлом 13 формированияадреса,Адрес микрокоманды, которая должна была выполняться следующей, если 65 бы отказ не был обнаружен, запоминается в регистре 14 возврата. Кроме того, в основную память 9 выдается сигнал,...

Номер патента: 763903

Опубликовано: 15.09.1980

Авторы: Боюн, Козлов

МПК: G06F 17/10

Метки: вычисления, логарифмической, функций, экспоненциальной

...а выход - со вторым входом сумматора, выход элемента задержки соединен .со входом счетчика и третьим входом сумматора.Схема предлагаемого устройства представлена на чертеже и содержит двоичный счетчик 1, сумматор 2, пе,Р,ф":.63фф е ресчетный узел 3, группу элементов И 4 элемент задержки 5.Вход б устройства соединен с управляющим входом группы элементов И 4, входом пересчетного узла 3 и входом элемента задержки 5. Выходы двоичного. счетчика 1 соединены с информационными входами группы эле.ментов И 4, выходы которых соединены с первыми входами сумматора 2, второй вход которого подключен к выходу пересчетного узла 3. Выход элемента задержки 5 соединен со входом двоичного счетчика 1 и третьим входом сумматора 2.Начальное состояние...

Номер патента: 763904

Опубликовано: 15.09.1980

Авторы: Боюн, Козлов, Ледянкин

МПК: G06F 17/13

Метки: микропроцессор, сеточный

...вмомент "развертки" соответствующегоадреса мультиплексора. Если в предыдущей итерации, например, были выделены приращения во всех соседнихмикропроцессорах, то все четыре коэффициента будут введены через мультиплексор на вход суммирующего блока40 2 в текущей итерации. Сложение коэффи"циентов может осуществляться последовательным, параллельным, последовательно-параллельным способами. Витоге с помощью суммирующего блока2 промежуточного результата будетполучена и запомнена в узле сдвига3 сумма коэффициентов. Для определен"ности будем считать в дальнейшем,что операции выполняются над числами в последовательном коде, формапредставления - фиксированная запятаяперед старшим слева значащим разрядом после знаковогоа обработкачисел в...

Номер патента: 763905

Опубликовано: 15.09.1980

Авторы: Прянишников, Утин

МПК: G06F 17/18

Метки: адаптивный, анализатор, статистический

...входыустройства коррекции соединены соответственно с выходами процессора иблока определения относительной разности диапазонов входных сигналов,дополнительно введены в каждом канале схему сравнения и два ключа, выходы которых объединены и подключены к соответствующему входу блокаопределения и относительной разностдиапазонов входных сигналов, первыевходы ключей соединены с выходамиблока определения и фиксации наибольших значений и блока определения,иФиксации наименьших значений и соответственно с первым и вторым входамисхемы сравнения своего канала, выходсхемы сравнения подключены к вторымвходам ключей своего канала,Это дает воэможность определитьв каждом канале наибольшее и наименьшее значения входного сигнала,выбрать большее...

Номер патента: 763906

Опубликовано: 15.09.1980

Автор: Вишняков

МПК: G06F 17/18

Метки: процесса, случайного, характеристик

...устройство реализуетнепараметрический критерий проверкигипотезы о стационарности случайногопроцесса, базирующийсяна п-разнос-.тях типа Х 1-Х(ЯТ+1, где 1=1,2 ,и;Т - общее количество выборочныхзначений случайного процесса Х, а п=Т/3,тельных и отрицательных разностейпоступает в блок 5 анализа гипотез.После операции сравнения выборочное значение Х( стирается иэ блока 4памяти и на его места записываетсяследующее выборочное значение Хт+,исследуемого процесса. В блоке 5 анализа гипотез количество положительных и отрицательных разностей сравнивается с соответствующими порогами, значения которых определяютсяобъемом выборки Т и выносится решение о принятии или отклонении гипотезы о стационарности случайного процесса, Время обработки...