Микропрограммное устройство управления

Союз Советских Социалистических Республик(22) Заявлено 2306,78 (21) 2633719/18-24 с присоединением заявки М 9 Госупарственный коии 1 ет СССР по пелаи и 1 обретений и открытий(23) Приоритет Опубликовано 150980, Бюллетень Мо 34 Дата опубликования описания 25. 09. 80(54) МИКРОПРОГРАММНОЕ УСТРОИСТВО УПРАВЛЕНИЯ Изобретение относится к вычислительной технике и может быть использовано в качестве устройства управления ЭВМ.Известно микропрограммное устройство управления, содержащее два блока памяти, регистры, логические элементы И и НЕ, элементы задержки, счетчики, дешифраторы и генератор тактовых импульсов 11 .Недостатком известного устройства является низкая экономичность, которая обусловлена большим объемом блоков памяти и большой разрядностью счетчика микрокоманд. Большой объем запоми 1 ающих блоков приводит к ограничению функциональных возможностей устройства за счет снижения объема реализуемых микропрограмм. Большая разрядность счетчика микрокоманд приводит к усложнению схемы устройства и снижению его функциональной надежности эа счет большого числа переключений элементов памяти в каждом состоянии.Наиболее близким по технической сущности и достигаемому положительному эффекту иэ известных микропрограммных устройств является устройство микропрограммного управления 21, содержащее последовательно соединенные регистр логическихусловий, первую группу элементов5 И, буферный регистр, вторую группуэлементов И, регистр адреса, первый дешифратор и первый блок памяти, первый выход которого соединенсо вторым входом буферного регист ра, второй выход соединенсо входомшифратора, четвертый выход соединенсо входом установки в нуль регистра адреса; вторые входы первойгруппы элементов И соединены со 15 входом устройства, а вторые входывторой группы элементов И соединены через последовательно включенные первый элемент И, первый и второй элементы задержки к выходу ге нератора тактовых импульсов, который соединен со вторым элементомИ, второй вход которого через элемент НЕ соединен с выходом третьего элемента И, вторым входом пер вого элемента И и со входом четвертого элемента И, второй вход которого соединен с выходом второгоэлемента зацержки, а выход подключен ко второму входу первого де шифратора, входу установки в нульЦель изобретения - сокращение оборудования.Эта цель достигается тем, что в микропрограммном устройстве управления, содержащем регистр адреса, Первый вход которого является первым входом устройства, и вход установки в нуль соединен с первым выходом первого блока памяти, выход - с первым входом первого дешифратора, выход которого соединен со входом первого блока памяти, второй выход которого соединен с первым входом буферного регистра, третий выходсо входом шифратора, первые входы элементов И первой группы являются группой входов устройства, вторая группа входов соединена с выходом регистра логических условий, а группа выходов - со второй группой входов буферного регистра, выход которого соединен с первыми входами элементов И второй группы, вторые входы которых соединены с выходом первого элемента И, выходы элементов И второй группы соединены с третьим входом регистра адреса, выход генератора тактовых импульсов соединен с первым входом второгоэлемента И, через первый элемент задержки с первым входом третьего элемента И и са входом второго элемента задержки, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом четвертого элемента И, со вторым входом третьего элемента И и через первый элемент НЕ соединен со вторым входом второго элемента И, выход которого соединен с первым входом второго дешифратора, первый 40 буферного регистра и входу установки в нуль регистра логических условий, а также через последовательно соединенные счетчик адресов, второй ,дешифратор, управляемый выходом четвертого элемента И, ко входу второго блока памяти, первый выход которого соединен с выходом устройства, второй выход соединен со вторым входом счетчика адресов, а выход счетчика микрокоманд соединен со входом третьего элемента И.Недостатком этого устройства является низкая экономичность, которая обусловлена большим объемом запоминающих блоков и большой разрядностью счетчика микрокоманд.Большой объем запоминающих блоков связан с увеличенным форматом адресных микрокоманд.Большая разрядность счетчика микрокоманд обусловлена тем, что чис ло разрядов счетчика и, должно быть не менее числа ячеек во втором блоке памяти, Это приводит к увеличению сложности счетчика и, следовательно, снижению экономичности устройства,вход которого соединен с выходомсчетчика адресов, а выход - со входом второго блока памяти, первыйвыход которого является выходомустройства; группа входов четвертогоэлемента И соединена с группой выходов счетчика микрокоманд, выходтретьего элемента И соединен с первым входом счетчика адресов, совторым входом первого дешифратора, со входом установки в нульбуферного регистра и входом установки в нуль регистра логическихусловий; второй выход второго бло-.ка памяти соединен со вторым входом счетчика адресов, первый выход шифратора соединен с третьимвходом счетчика адресов, второйвыход - с первым входом счетчикамикрокоманд, второй вход которогочерез второй элемент НЕ соединенсо вторым выходом второго блокапамяти, а четвертый выход первого блока памяти соединен со вторым входом регистра логическихусловий.Сущность изобретения состоит вповышении экономичности устройстваза счет снижения объема запоминающих блоков и уменьшения разрядности счетчика микрокоманд.Снижение объема запоминающихблоков достигается заданием в формате адресной микрокоманды коданомера текущей последовательности,кода номера следующей последовательности и кбда логических условий.Поскольку разрядность кода номерапоследовательности меньше кода ацреса первой микрокоманды последовательности, то это позволяетуменьшить формат адресной частимикрокоманды, а следовательно, повысить экономичность устройства.Уменьшение разрядности счетчикамикрокоманд достигается за счетсоединения второго выхода блокапамяти через второй элемент НЕсо вторым входом счетчика микрокоманд.На чертеже представлена схемамикропрограммного устройства управления.Устройство содержит регистр адреса 1, первый дешифратор 2, первыйблок памяти 3, регистр логическихусловий 4, первую группу элементовИ 5, буферный регистр 6, вторуюгруппу элементов И 7, шифратор 8,счетчик микрокоманд 9, генератортактовых импульсов 10, первыйэлемент И 11, первый элемент задержки 12, второй элемент задержки 13, второй элемент И 14, первыйэлемент НЕ 15, третий элемент И 16,четвертый элемент И 17, счетчикадреса 18, второй дешифратор 19,второй блок памяти 20 и второй эле,мент НЕ 21, Символом 22 обозначен вход установки кода (номера) операции; 23,24, 25, 26 - первый, второй,. третийи четвертый выходы первого блокапамяти соответственно; 27 - входлогических условий; 28, 29 - первый и второй выходы второго блокапамяти соответственно.Рассмотрим работу устройства,В исходном состоянии все элементы памяти находятся в нулевом состоянии.Код (номер) операции через вход22 поступает на регистр адреса 1и задает адрес соответствующей ячейки в первом блоке памяти 3.Генератор 10 через элемент задерж-.ки 12 и элемент И 16 при наличиисигнала разрешения с выхода элемента И 17, соответствующего показанию счетчика микрокоманд, равногонулю, производит установку н нульсчетчика адреса 18, регистра логических условий 4 и буферного регистра 6, а также осуществляет пуск дешифратора 2. По сигналу дешифратора2 с блока 3 считывается адресная 25часть микрокоманды. С выхода 23 врегистр б записывается косвенныйномер следующей последовательностимикрокоманд. С выхода 25 и регистра4 записывается код проверяемых логи- ЗОческих условий. Сигнал с выхода 26устанавливает в исходное состояниерегистр 1Одновременно сигнал свыхода 24, соответствующий номерутекущей последовательности, поступает на вход шифратора 8, с выходов которого в счетчик микрокоманд9 записывается признак длины последовательности, а в счетчик адресов18 - адрес первой микрокоманды те- щкущей последовательности.После считывания из первого блока памяти 3 импульс генератора 10через элементы задержки 12 и 13,элемент И 11 открывает вторую группу элементов И 7 и разрешает перезапись информации с регистра б нарегистр 1.После считывания адресной части микрокоманды и записи в счетчик9 кода числа микрокоманд показания счетчика 9 отличны .от нуля. Сигнал на выходе элемента И 17 принимаетнулевое значение и через элемент НЕ 15 открывает элемент И 14, Черезэлемент И 14 следующий тактовыйимпульс генератора 10 запускаетдешифратор 19. Далее по каждомутактовому импульсу в соответствиис адресом, записанным н счетчике18, из блока памяти 20 считывается операционная микрокоманда, С выхода 28 блока 20 считываются сигналымикроопераций, а с выхода 29 считывается сигнал, который осуществляет увеличение (уменьшение) на единнцу содержимого счетчика адреса 18 (счетчика микрокоманд 9). При показаниях счетчика 9, отличных от нуля, следующий тактовый импульс аналогично описанному ;осуществляет считывание операционной микрокоманды из блока 20.В процессе работы устройства.сигналы с выходов элементов И первой группы 5 изменяют показания регистра б.Если показания счетчика 9 равны нулю, то импульс генератора 10 через элементы задержки 12 и 13, эле:;ент И 11 и вторую группу элементов И 7 передает адрес следующей адресной микрокоманды с регистра б на регистр 1.Следующий импульс генератора 10 через элемент задержки 12 и элемент И 16 устанавливает в исходное состояние счетчик 18, регистр логических условий 4 и буферный регистр б. Кроме того, осуществляется запуск дешифратора 2, считывается микрокоманда из блока 3 и работа устройства осуществляется аналогичноойисанСоединение первого выхода шифратора с третьим входом счетчика адресов, второго выхода - с первым входом счетчика микрокоманд, второй вход которого через второй элемент НЕ соединен со вторым выходом второго запоминающего блока, а также подключение четвертого выхода первого запоминающего блока ко входу регистра логических условий позволяет повысить экономичность устройства. Это позволяет расширить функциональные возможности устройства за счет реализации микропрограмм большего объема.Соединение .второго входа счетчика микрокоманд через второй элемент НЕ со вторым выходом второго запо- минающегО блока позволяет существенно уменьшить разрядность счетчика микрокоманд за счет записи в счетчик кода признака длины последовательности микрокоманд, а на коде числа микрокоманд н последовательности. Это следует иэ того, что возможное значение кода числа микрокоманд в последовательности значительно превосходит возможное значение кода признака длины последовательности микрокоманд.Формула изобретенияМикропрограммное устройство управления, содержащее регистр адреса, первый вход которого является первым входом устройства, а вход установки в нуль соединен с,перным выходом первого блока памяти, выход -763898 15 20 ВНИИПИ Заказ 6284/42 Тираж 751 Подписное Филиал ППП "Патент", г.ужгород, ул, Проектная, 4Ф с первым входом первого дешифратора,выход которого соединен со входомпервого блока памяти, второй выходкоторого соединен с первым входомбуферного регистра, третий выходсо входом шифратора, первые входыэлементов И первой группы являются группой входов устройства, втораягруппа входов соединена с выходомрегистра логических условий, а группа выходов - со второй группой входов буферного регистра, выход которого соединен с первыми входами элементов И второй группы, вторые входыкоторых соединены с выходом первого элемента И, выходы элементов Ивторой группы соединены с третьимвходом регистра адреса, выход генератора тактовых импульсов соединенс первым входом второго элементаИ, через первый элемент задержки спервым входом третьего элемента И исо входом второго элемента задержки, выход которого соединен с первымвходом первого элемента И, второйвход которого соединен с выходомчетвертого элемента И, со вторымвходом третьего элемента И и черезпервый элемент НЕ соединен со вторым входом второго элемента И, выход которого соединен с первым входом второго дешифратора, первыйвход которого соединен с выходомсчетчика адресов, а выход - со вхоцом второго блока памяти, первыйВыход которого является выходомустройства, группа входов четвертого элемента И соединена с группойвыходов счетчика микрокоманд, выход третьего элемента И соединен спервым входом счетчика адресов, совторым входом первого дешифратора,со входом установки в нуль буферного регистра и входом установкив нуль регистра логических условий, второй выход второго блокапамяти соединен со вторым входомсчетчика адресов, о т л и ч аю щ е е с я тем, что, с цельюсокращения оборудования, в нем первый выход шифратора соединен стретьим входом счетчика адресов, второй выход - с первым входом счетчика микрокоманд, второй вход которого через второй элемент НЕ соединен со вторым выходом второгоблока памяти, и четвертый выходпервого блока памяти соединен совторым входом регистра логическихусловий. 25Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 482744, кл. 6 06 Г 9/16, 1975.2. Авторское свидетельство СССРпо заявке Р 2472560/24,кл, 6 06 Г 9/16, 1977.