H03M 13/05 — с использованием блочных кодов, т.е. заранее определенное число контрольных разрядов присоединены к заранее определенному числу информационных разрядов

Номер патента: 1256212

Опубликовано: 07.09.1986

Авторы: Кузнецов, Мельников

МПК: H03M 13/05

Метки: варианты, декодирования, его

...элементов И 7 блоков 3 появятся импульсы совпадения с длительл лфностями, 4,, значения которых зависят от временного положения импульсов помех и их длительности, В случае, если с , 1, + ь г. (где значение кодового интервала) импульсы совпадения на выходах некоторых элементов И 7 блоков 3, начиная с второго, превосходят по длительности импульс совпадения на выходе элемента И 7 первого блока 3, например , г(фиг, Зб,г), что приводит к появлению сигнала логического "0 ца выходе соответствующего элемента 9 сравнения 5 решающего блока 2. В этом случае при поступлецци стробирующего импульса (фиг. Зд) ца вход элемента И 10,ца выходе б устройтва цгцал отсутствует (фигЗж, группа 11). При наложении помехи на любой из импульсовкодовой группы...

Номер патента: 1257851

Опубликовано: 15.09.1986

Автор: Ягунов

МПК: H03M 13/05

Метки: анализатор, декодера, помехоустойчивого, синдрома

...выход29, свидетельствует об отсутствииошибок в сигнале на входе декодера.На остальных выходах 30 и 31 анализатора в это время появляются нули. ЗО Если на выходах элементов ИЛИ-НЕ11-13 по-прежнему наличествует сигнал.логической "1" (А = 6= С= О), а навходах элементов ИЛИ.-НЕ 14 и 15 по.являются ненулевые значения сигналов, 35 соответствующие Я о0 и Я1 О, гопосле инвертирования на элементахНЕ 16 и 7 сигналы с выходов элементов 14 и 15 поступают на соответствующие входы второго элемента И 19 4 О в виде сигналов логических 1. Если, кроме того, со счетчика 10 навход второго порогового элемента 22поступает число М сосчитанных флагов маркирования, удовлетворяющеенеравенству Ир с Е, где Е - огра 7ничительное число,то на выходе элемен-.та 22...

Номер патента: 1270899

Опубликовано: 15.11.1986

Авторы: Гинзбург, Данилин, Портной

МПК: H03M 13/05

Метки: блочных, кодек, кодов

...АЦП 3.Сигнал на выходах АЦП 3 соответствует матрице В, =; ) ,= О,М, 55Г,и. Каждая строка матрицы В. от первой до М-й соответствует при-. нятому слову -го кода (и, 1, Й,),а каждый столбец, за исключением символа Ьо, соответствует "жесткому" значению номера принятой фазы. Символ 50; указывает к какому из двух соседних возможных значений фазы ближе принятый сигнал. Кроме того, за счет начальной неоднозначности фазы 2 -го порядка каждый столбец ,/ (без Ро ) может быть повернут на постоянный угол Т 21/2 ( Т = = О, 1, 2, 3, ,) .Процесс декодирования состоит из М шагов, осуществляемых в М последо,вательных ступенях декодирования (фиг."1), при этом на К-м шаге (К1,М) производится три операции:декодирование К-м кодом (и, К, 1,);обнаружение...

Номер патента: 1290539

Опубликовано: 15.02.1987

Авторы: Беляков, Лиференко, Лукин, Марков

МПК: H03M 13/05

Метки: кодах, контролируемых, обнаружения, ошибок, сигнала, цифрового

...сигналов (фиг.2 е,ж) и в итоге на выходе 0-триггеров2 и 4 получаются сигналы (фиг. 2э, и), согласованные между собой подлительности и фазе. Дешифратор 7единиц и дешифратор 8 нулей осуществляют выделение соответствующихимпульсов (фиг. 2 к,л), необходимых для работы запоминающего блока 9,Т-триггеров 10 и 11, а также элементов 5 и 6 совпадения, Импульсы(фиг, 2 к,л) поступают соответственно на В- и Я-входы запоминающегоблока 9, который представляет собойВБ-триггер; на прямом выходе выделяется сигнал (фиг. 2 м).Работа Т-триггеров 1 О и 11 заключается в организации работы элементов 5 и 6 совпадения. ПодключениеВ-входов Т-триггеров к прямому иинверсному выходам запоминающегоблока 9, а инверсных С-входов Ттриггеров О и 11 к выходам дешифраторов...

Номер патента: 1293845

Опубликовано: 28.02.1987

Авторы: Евсеев, Ефимов, Крук, Лернер, Семенов, Трояновский

МПК: H03M 13/05

Метки: декодирующее, исправления, ошибок, пакетных

...7 - 9 и обнуляет содержимое второго регистра 2сдвига, При закрытых ключах 7 - 9 цепи обратной связи регистров 1 и 2сдвига и вычислителя 3 синдрома разрываются и содержимое вычислителя 3синдрома подается на входы г (гчисло проверочных символов кода) левых разрядов первого регистра 1 сдвига, где складывается по модулю двас содержимым второго регистра 2сдвига,2,3, Символы синдрома с выходоввычислителя 3 синдрома параллельнопоступают на информационный вход блока 14 селекции в котором производится анализ поступающего синдрома. Врезультате этого анализа на выходеблока 14 появляется слово, содержащее ровно один нулевой символ, соответствующий числу . нулей, стоящих справа от старшего ненулевого разряда синдрома. Слово с выхода блока 14...

Номер патента: 1295528

Опубликовано: 07.03.1987

Авторы: Козленко, Корнеев, Лебедев, Хлевной, Червяков

МПК: H03M 13/05, H03M 7/18

Метки: коде, модулярном, обнаружения, ошибок

...для обнаружения ошибокв модулярном коде работает следующимобразом, 5В исходном состоянии в регистр 1занесены остатки х х , .., х.В регистр 2 занесены остатки хкх , , х , На выходах преобразователя 5 кода сформированы значения Окодов 1 х,р,1хк 1 тЗксоответственно.На вход 16 поступают тактовые импульсы, триггер 19 установлен в нулевое состояние, и, соответственно, на 15выходах распределителя 21 нет импульсов.Импульс ".Пуск, поступивший навход 15, устанавливает счетчик б висходное нулевое состояние и, пройдя через блок 7 управления на выход28, записывает в сумматоры 4 с первогопо ш-й значение кодов хк, р,1Фх й , соответственно, а.кв .ъ 1 ктакже устанавливает в исходное состояние распределитель 21 импульсов исчетчик 22. Через время,...

Номер патента: 1295531

Опубликовано: 07.03.1987

Авторы: Георгиева, Додунеков, Житков, Зиновьев, Зяблов, Савельев

МПК: H03M 13/05

Метки: декодирующее, исправления, ошибок

...х х, записанное в блоке 89, выходы которого подключены на вторые входы перемнолжтеля 86, На первые входы перемножителя 86 из блока 88 подается локатор х, На двенадцатом такте величина ь =х х х записывается на триггеры группы 87, с которых на 13-м такте переписывается вблок 89.Для дальнешпих расчетов неЬбходи,омо записать ь .=1 в блок 89. Это производится на 14-м такте путем подключения через коммутаторы 84 и 85 навходы перемножителя 86 выхода элемента НЕ 83. Таким образом, в перемножителе 86 производится перемножениео о,оЫ. М =ж и результат вначале записывается на триггеры группы 87, а на15-м такте - в блок 89,На 16-м такте появляется сигнална третьем выходе дешифратора 12,который подается в вычислитель 16 свхода 74 на С-вход...

Номер патента: 1300645

Опубликовано: 30.03.1987

Авторы: Евсеев, Крук, Лавров, Семенов

МПК: H03M 13/05

Метки: декодирующее, исправления, ошибок, пакетных

...29 будет записан синдром, соответствующий пакету, который имеет минимальный вес среди пакетов, имеющих минимальную длину среди всех просмотренных, в регистр 37 будет записан вес этого пакета, а в первом регистре 1 сдвига будет записан соответствующий этому пакету вариант декодированного слова,2,3. С пятого выхода блока 14 на управляющие входы регистров 1 и 2 сдвига и вычислителя 3 синдрома поступает импульс, по которому производится циклический сдвиг их содержимого. Затем повторяются операции по пунктам 2.1, 22, циклический сдвиг проводится п раз (и - длина кодового слова).В результате этапа 2 в первом регистре 1 сдвига будет записан декодированный вариант принятого слова,3. По окончании декодирования начинается этап выдачи...

Номер патента: 1305867

Опубликовано: 23.04.1987

Авторы: Каминский, Надеев, Феоктистов, Чабдаров

МПК: H03M 13/05, H03M 5/08

Метки: декодирования, селектирующее

...2, рассматриваются как некоторое "кодовое слово", характеризующее длительность и амплитуду некоторого импульса, попавшего на 1-ю кодовую позицию. Совокупность всехкодовых слов", снимаемых со всех К д отводов, рассматривается как "адрес" обращения в память решающего блока 3. Фактически "адрес" идентифицирует определенную комбинацию импульсов с определенными амплитудами и длительностями.Априори для каждой такой комбинации определяется, какое решение должен выносить весь декодер ("есть ИВС" или "нет ИВС") и на основе этой информации соответствующим образом программируется решающий блок 3. В каждую ячейку, которая соответствует разрешенной комбинации импульсов, заносится логическая единица (которая служит признаком решения "есть ИВС"). В...

Номер патента: 1305873

Опубликовано: 23.04.1987

Автор: Хмельник

МПК: H03M 13/05, H03M 7/22

Метки: дешифратор, исправления, ошибок

...2.щ через К, При этом,очевидно или н матричной формее = К(1 + д), (33) где К - диагональная матрица элементов К,.50Первая компонента входного вектора Б всегда принимается равной Ч, т,е11, (34) В первом столбце матрицы Н трансформаторов 1 устанавливаются все трансформаторы 1,в Поэтому(см. (9Й =для всех ш (36)М Сопротивление резистора 3.1, в устройстве выбирается очень малым, т.е.г(37)Из выражений (28) - (30) следует, что или в матричной форме 1.е = Ч,где 1, - вектор-строка единиц.При КгГП1входным током выпрямителей 2,щпренебречь, т,е.1+с 1=0,т,е. при Куравнение (33) дается в (41).Исключая из уравнений (15), (16), (23) и (41) векторы , Е. 1, находят Нг(Нте - 8) - д = 0 Таким образом, при условии (40) получают задачу...

Номер патента: 1309317

Опубликовано: 07.05.1987

Автор: Матикашвили

МПК: H03M 13/05

Метки: декодирования, кодов, рида-соломона

...+а + а; ,Уб 81)11:Л 1На третий умножитель 18 подаетсяпромежуточное значение коэффициентамногочлена локаторов стираний 6 . 15и элемент поля Галуа ю 1 с генератора 19, Результат умножения складывается со значением 2 предыдущей сек 5,1ции и подается на вход сумматора 1 6,где складывается с единичной конс т ант ой, и на вход 12 следующей секции .Результат сложения умножается на в тором и ер емножител е 1 5 на входной символ Й; и подается на вход второго сумма тора 1 4 . Предыдущее значение Т 5 ;коэффициента многочлена обобщенныхпроверок, хранимое в регистре 12, умножается на константу 8 на умножителе 13 и подается на другой вход второго сумматора 14. Полученное на вы- ЗОходе второго сумматора 14 значениеЧ 5передается на первый сумматор...

Номер патента: 1311011

Опубликовано: 15.05.1987

Автор: Дьяченко

МПК: G06F 11/25, H03M 13/05

Метки: анализатор, логический

...двоичного счетчика 1 с исключенным нулевым состоянием его- вйходоввыходы счетчиков 14)15) соответствуют номерам разрядов контролируемойлогической последовательности.При этом в г разрядах г грегистра 3 записана двоичная суммапо модулю два номеров разрядов последовательности, содержащих логическую единицу.В случае однобитовой ошибки полученная сумма будет отличаться от правильной на состояние счетчика, соответствующее моменту ошибки, т,е. наномер ошибочного разряда, кроме того, сумма по модулю два состоянийнулевого г и первого г разрядоврегистра 3 будет отличаться от суммы известных правильных состоянийэтих разрядов,Осуществив сложение по модулю дваполученного содержимого регистра 3с известным правильным, получают номер ошибочного...

Номер патента: 1311036

Опубликовано: 15.05.1987

Авторы: Сафоненко, Смирнов

МПК: H03M 13/05

Метки: информации, коррекцией, ошибок, передачи, приема

...При наличии совпадающих признаков ошибок на второй вход соответствующего суматтора блока 16 поступает единичный сигнал. На выходах блока 16 образуется слово информации, скорректированное по первому и (+1) разрядам, которое через блок 18 по сигналу с выхода 68 поступает на информационные входы блока 19, где и записывается по тому же адресу импульсом разрешения с выхода 70, совпадающим с выходным сигналом одновибратора 43.Если признаки ошибок не совпали на элементах И-НЕ 28, то элемент ИЛИ-НЕ 27 Формирует нулевой сигнал, элемент И 57 блока 30 не вырабатывает на выходе 68 сигнала передачи информации с выхода блока 16 через блок 18, а на выходе 70 - сигнала записиинформации в блок 19. Слово информации по данному адресу в блоке 19 остается...

Номер патента: 1312497

Опубликовано: 23.05.1987

Авторы: Герасимов, Глинкин, Глинкина, Муромцев

МПК: H03M 13/05

Метки: кодах, обнаружения, ошибок

...вводятся коды И и Б , На выходе счетчика 7 появляетгся единичный потен 2497 2циал, который открывает элемент И 4,При этом на выходе элемента И 4 Формируется потенциал логической единицы, в момент появления Фронта которого код в регистре 5 уменьшается наединицу через время задержки, определяемое временем переключения регист-ра 5. На входе регистра 3 код появляется через время, определяемое бло 10 ком 2 задержки, а на выходе регистра3 при его исправности появляется кодчерез время, определяемое временемзадержки блока 2 и переходными процессами в регистре 3. Код в регистре15 3 также уменьшается на единицу послеизменения кода в регистре 5.В момент равенства кодов М = Ипри х, 1 = 1 на выходе блока 6 появляется единичный потенциал,...

Номер патента: 1312744

Опубликовано: 23.05.1987

Автор: Ягунов

МПК: H03M 13/05

Метки: дешифрирующее, цифровое

...руется величина - = Ы с величиной 25 ворые входы которого объединены сХ первыми входами второго перемножи в результате чего формируется ве- теля, входами квадратора и являются личина О+К= Ы (суммирование по моду- первыми входами устройства, выходы лю 2), которая поступает на блок 7 первого преобразователя кода подклюдешифрации, которыи в свою очередь ЭО чены к вторым входам первого перемножителя, входы первого преобразоватекода, Если се Сля кода являются вторыми входами то преобразователь 11 преобразует устройства, о т л и ч а ю щ е е с я величин Ы в 1, которая поступает тем, что, с целью повышения достона входы блока 14 ключей. При этом верности дешифрации, в устройство блок 7 ы ав р батывает на втором выхо- введены блоки ключей,...

Номер патента: 1325718

Опубликовано: 23.07.1987

Авторы: Саперов, Трубицын, Цупрев

МПК: H03M 13/05

Метки: двоичного, кода, передачи

...число единиц больше Ь/2, та пороговый элемент 25 формирует на выходе единицу, если меньше либо равно Ь/2 - нуль.С выхода элемента 25 значение сформированного разряда заносится, в регистр 1 Э сдвига, после чего блок 15 перемножителей производит операцию Х У (1 Т) и подачу данного значения на многовходовой сумматор 19.Работа блоков 3, 15, 17 и 19 полностью аналогична работе блоков 2, 4, 6 и 8. Код с выхода сумматора 19 подается на первый вход сумматора 21, который в каждом Т производит вычитание этого кода из кода с выхода аналого-цифрового преобразователя 20.Применение предлагаемого устройства для передачи двоичного кода в аппаратуре передачи данных позволяет повысить достоверность передачи информации за счет определения в каждом...

Номер патента: 1327295

Опубликовано: 30.07.1987

Авторы: Амбразеюс, Стасюнас

МПК: H03M 13/05

Метки: информации, кодирования

...двоичный сигнал Р. Ц=1,2,К) поступает на первый вход соответствующего элемента И блока 3 элементов И и обуславливает для заданного образующего полинома Р(х) прохождение разрядных двоичных(135 сигналов Б. Я=1,2 К) регистра 5К-сдвига на многовходовой сумматор 4 по модулю два, т.е. элементы И блока 3 элементов И перемножают разрядные(11 40 сигналы Б к на Рк., и образуют двоичные сигналы Ч . =Р . Б, . (1 =1, 2 К)к- к-которые суммируются по модулю два между собой.= дД+ Рк- ЧЭ РЧО оЧ кмный сигнал Ч , (=1,2, ,т) на выходе многовходового сумматора 4 по модулю два является двоичным сигналом частного от деления этих сигналов и по окончании каждого такта вводится в регистр 5 сдвига и запоминается в Таким образом, по входу поступления информационных...

Номер патента: 1327296

Опубликовано: 30.07.1987

Авторы: Каменев, Каракулько, Королев, Купеев, Курковский, Чуйко

МПК: H03M 13/05

Метки: алгоритмом, декодирования, кодек, порогового, сверточный

...и символов дополнительной проверочной последовательности).На приемной стороне кодовая последовательность поступает на информационный вход преобразователя 11, в котором производится преобразование кодовой последовательности из последовательного кода в параллельный код, т,е. входная кодовая последовательность распределяется на Т = = и = 16 параллельных подпотоков, С выхода преобразователя 1 символы информационных подпотоков одновременно поступают на входы соответствующих регистров сдвига деперемежителя 12 и формирователя 24.Согласование по фазе выходных информационных подпотоков преобразователя 11 с входными информационными подпотоками мультиплексора 3 и доСчитывание символов синдромной последовательности производится с помощью...

Номер патента: 1332538

Опубликовано: 23.08.1987

Автор: Пустыгин

МПК: H03M 13/05

Метки: коррекцией, ошибок, передачи, приема, сигналов, цифровых

...1-1 элеменгде 1 и 0 соответственно единичный и тон). Следовательно, способ обладает нулевой элементы сигнала, а пронероч- . свойством нечувствительности цифровых511 1 ные элементы сигнала расположены сигналов к обратной работе , что крайними справа, позволяет использовать этот способ вСпособ реализуется следующим об- каналах с "обратной работой", наприраэом. мер н каналах с фазоной манипуляцией.Последовательность иэ двадцати ин В каналах с относительной фаэовой формационных элементов сигнала после- манипуляцией способ позволяет испольдовательно записывают в третью, нось- зовать "внутреннее помехоустойчимую - двадцать шестую ячейку памяти ное кодирование, при котором кодирублока 1, а в ячейки первую, вторую, ют и декодируют цифроВОй...

Номер патента: 1334377

Опубликовано: 30.08.1987

Авторы: Астраханцев, Глебов

МПК: H03M 13/05

Метки: обнаружения, ошибок, сигнала, цифрового

...а). Высокий уровень сигнала, появившийся на выходе элемента 10И 3 (фиг.2 д), приводит к появлениювысокого уровня на выходе элементаИ 7 и разрешает сложение в накопителе 9. Высокий уровень сигнала навыходе элемент И 4 (фиг.2 е) вызывает появление высокого уровня на выходе элемента И 8 и разрешает вьчитание в накопителе 9.Если блок 12 памяти фиксирует максимальную цифровую сумму для данногокода, то на втором выходе блока 12памяти появится (с задержкой относительно сигнала на фиг.2 а на половину тактового интервала) сигнал низкого уровня (фиг2 в), который вызывает появление низкого уровня в выходном сигнале элемента И 3 (фиг.2 д)независимо от уровня цифрового сигнала (фиг.2 а). В этом случае при отсутствии ошибок в цифровом сигнале...

Номер патента: 1336253

Опубликовано: 07.09.1987

Авторы: Барабаш, Герасименко, Марков, Никитин

МПК: H03M 13/05

Метки: детектор, дуобинарного, кода, ошибок

...рова нный первым элементом И 3 сигнал с прямого выхода поступает на К-вход первого Р-триггера 6 и переводит его в нулевое состояние. При приеме отрицательного импульса простробированной третьим элементом И 5 сигнал с инверсного выхода второго блока поступает на .-вход первого Р-триггера 6 и переводит его в единичное состояние. Если входной сигнал находится между порогами пороговых блоков 1 и 2, то синхроимпульсы поступают на С-вход первого Р-триггера 6, вызывая переход триггера в противоположное состояние.Если между импульсами одной полярности дуобинарного сигнала находится четное количество нулевых тактовых интервалов, то в момент прихода второго импульса дополнительного переброса первого Р-триггера 6 не происходит. То же...

Номер патента: 1338075

Опубликовано: 15.09.1987

Авторы: Анкудинов, Молодкина, Портной

МПК: H03M 13/05

Метки: блочного, каскадного, кода, кодек

...(и-Ег) инверторов. Он предназначен для инвертирования разрядов синдрома Б, на входе элемента И 18,13, на выходе которого формируется уровень логической единицы в случае равенства нули синдрома Б, и уровень логического нуля в противном случае, На выходе элемента И 18.13 формируется сигнал С 12, поступающий на соответствующий вход решающего блока 18.14.В случае равенства сравниваемых величин (синдромов и локаторов ошибок) на выходе комбинационного узла 18 появляется сигнал ошибок в слове второго внешнего кода на позициях, номера которых соответствуют тем элементам поля СР(п), которые совпадают с результатом сравнения.Нри отсутствии ошибок все локаторы ошибок и синдромы будут равны между собой (и равны нулю). В этом случае вектор...

Номер патента: 1339899

Опубликовано: 23.09.1987

Авторы: Носырев, Палажченко

МПК: H03M 13/05

Метки: дешифраторов

...первый вход первого элемента И 20 первой группы, на втором и третьем входе которого имеется сигнал логической "1" с выхода элемента 16 задержкии элемента НЕ 19. Пройдя через первый элемент И 20 первой группы, информационный сигнал появляется навыходе элемента ИЛИ 22 и задним Фронтом возвращает триггер 25 в исходноесостояние.Через время Т/2 появляется сигналлогической "1" на выходе элемента15 задержки, который опрашивает прямой выход триггера 25 на элементеИ 27.Если дешифратор 12 исправен, т.е.сигнал на выходе дешифратора 12 соответствует входной кодовой комбинации, то в дальнейшем устройство для контроля дешифратора 12 работает аналогично описанному.3 1 ЗЗ 98При возникновении различных видов неисправностей в контролируемом дешифраторе...

Номер патента: 1345357

Опубликовано: 15.10.1987

Авторы: Камыш, Ключко, Малофей, Николаев

МПК: H03M 13/05

Метки: двоичных, декодирования, кодов, повторении, сообщений, трехкратном

...с той Символ А 2 через элемент И 15, откры1, Устройство для декодированиядвоичных кодов при трехкратном повторении сообщений по авт. св. й 944129,о т л и ч а ю щ е е с я тем, что,с целью повьппения помехоустойчивостиустройства, в него введены детекторкачества, распределитель импульсови корректор, первый, второй выходыдетектора качества и первый - третийвыходы распределителя импульсов соединены соответственно с первым, вторым информационными и первым - треть, им управляющими входами корректора,третий информационный вход корректораподключен к выходу младшего разрядасчетчика, информационный вход детектора качества и выход корректора под 45ключены соответственно к информационному входу устройства и счетномувходу счетчика, тактовые...

Номер патента: 1349009

Опубликовано: 30.10.1987

Автор: Величко

МПК: H03M 13/05

Метки: декодирующее

...в мажоритарный элемент 2, который формирует из них символы итоговой комбинат,ии по принципу большинства и в блон 3 обнаружения достоверности символов, реализующий логическую функциюЭ 21Итогсвая комбинация с выхода элемента 2 поступает в и-разрядный первый регистр 4 сдвига и на и-й вход блока 8 из которого в случае отсутствия опибок выдается на выход 15 устройс "ва аналогично рассмотренному. Одновременно с этим блок 3 обнаружения достоверности символов осуществляет выдачу на запись во второй регистр 5 сдвига информации в виде последовательности нулей и единиц (комбинации несовпадений), причем единицы находятся только на трех позициях, где имело место хотя бы одно несовпадение в одноименных разрядах полученных повторов комбинации. Если в...

Номер патента: 1358098

Опубликовано: 07.12.1987

Авторы: Анкудинов, Молодкина, Портной

МПК: H03M 13/05

Метки: блочного, кода, кодек

...последнего сумматора может бьггь число от 0 до 3 (д, - 1).Порог вырабатывается ровно посредине: 1532 И, - 1). Для приведенного примера порог равен 12, Это число в двоичном коде формируется на входах разрядов второго сравниваемого числа блока 36сравнения чисел, Если число на выходе четырехразрядного сумматора 35оказывается больше порога, на выходпервого порогового элемента 17 поступает символ 1, в противном случае - 25символ О.Второй пороговый элемент 22 строится аналогично первому пороговомуэлементу 17, но число его входов равно Й.30На первый и второй входы декодера19 внутреннего кода поступают значения надежности р 1, р(11 Ц = 1,п) жестких символов соответственно первого и второго внешних кодов, на третий вход поступают символы ошибок...

Номер патента: 1363483

Опубликовано: 30.12.1987

Автор: Жаворонков

МПК: H03M 13/05

Метки: обнаружения, ошибок

...внутренней структурой каждого блока.Накопитель 3 реализует переключа - тельные функции: а = аЬс+аЬс + аЬс+аЬс; Ь, = аЬс+аЬс + аЬс+аЬс,для младшего а и старшего Ь, двоичных разрядов текущей цифровой суммы. Переключательные функции, определяющие алгоритм обработки для первого детектора 4, второго и третьего детекторов 5,6, имеют вид: Ее = аЬс; Е 2 = аЬс; Е= аЬс, в соответствии с табл. и табл.2,Таблица 1Бтек - Ео Ез СМ 1 О О О О 11 О 1 2 2 1 2 3 3 2 3 3 О О О О Из табл. видно, что при опросе нулевой посылки во входной последовательности СМ 1 величина суммы уменьшается на 1 по сравнению с Б за исключением случая Я= О, когда сумма тоже становится равной нулю и на выходе детектора 4 фиксируется нарушение нижнего предела, а при наличии...

Номер патента: 1368995

Опубликовано: 23.01.1988

Авторы: Панкова, Смирнов, Суворов

МПК: H03M 13/05

Метки: исправления, обнаружения, ошибок

...По синхроимпульсу С информация в регистре 8 сдвигается на один разряд, а иэ блока 4 воспроизводится информация второго диагонального вектора. При этом единичный сигнал триггера 43 блока 24 управления через элемент 32 ИЛИ проходит на управляющий вход элемента И-ИЛИ 30 и разрешает прохождение через него выходного сигнала первого контрольного канала блока 4, который через элемент И первого канала блока 13 поступает на вход сумматора 7.Выходной сигнал сумматора 7 запоминается в триггере 28.Каждая одиночная ошибка в информа" ции, поступающей на вторую группу входов 2 представлена в регистре 8 ошибок двумя признаками, которые формируются при попадании ошибочного бита в сумму по модулю два совокупности двух диагональных векторов. В...

Номер патента: 1383510

Опубликовано: 23.03.1988

Авторы: Готлиб, Загурский

МПК: H03M 13/05

Метки: декодирования, кода, манчестерского

...ет Е А " .(1 . 1 р по Фронту А - ".1,0" ис СЬ 1(ОТам А 5 и Аб - де "1 ОГ. 1" пс(црпд (признак коцед иредмбупы), 1)ричм ттосле фронта А 6 цд Вхотл регистрл 7 Оклзывается тлОВО 101011 (От старшего рд ряпд к Елтетеу) . Разрядность этого слова рдвцд рл трядцостц регистра 7, например, шес.тц разрядам (фиг.4), Это слово, кдк ц все претеьдуие, поступает на блок 9 Грлвцгция, ца Вь(ходе которого появляется ЛОг,О" (с)тг,4, диаграмма 9, группа А), ибс равны состояния в двух младших рл(з рядах, (что выявляется сумматором 16 (фиг.З), и попарно це равны дру. гие состояния между собой и с улов мянутыми разрядами, (что выявляется сумматорами 1718 (фцг,4, диаграмма 7, группа А) .Таким образом, в ситуации А В момент окончания преамбулы, выявленый блоком...

Номер патента: 1399894

Опубликовано: 30.05.1988

Автор: Залманов

МПК: H03M 13/05

Метки: кодер

...символу кода, Этот сигнал на нулевом шаге распределителя 12 записывается в первую ячейку памяти буферного ре-, гистра 10, Под действием первого импульса с выхода триггера 7 в регистре 11 происходит сдвиг информации на один разряд вправо и одновременно переход распределителя 12 в следующее положение, Таким образом, благодаря циклическим свойствам инверсного кода сигнал, соответствующий второму проверочному разряду, с выхода сумматора 9 на первом шаге распределителя 12 записывается в следующую ячейку памяти регистра 10 и т.д.По окончании первых 1 импульсов распределителя 5 на второй вход элемента И 3 подается запрещающий сигнал, а на второй вход элемента И 6 - разрешающий сигнал, Под действием вторых 1 импульсов распределителя 5...