Устройство для кодирования информации
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(50 4 Н 03 М 13/О ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ПИСАН ЗОБРЕТЕНИЯ ЕЛЬСТВУ(71) Каунасский политехнический институт им, Антанаса Снечкуса(54) УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ ИНФОРМАЦИИ(57) Изобретение может быть исполь-.зовано для защиты дискретной информации от ошибок. Цель изобретения - упрощение устройства путем исключениярегистра кода полинома, блока выборастаршего разряда полинома и элементаИЛИ. Устройство содержит блок 1 памяти, К-разрядный регистр 2, блок 3э ментов И, многовходовой сумматор4 о модулю два, регистр 5 сдвига,ключ 6, блокуправления. 1 ил.1 13272Изобретение относится к системам передачи информации и может быть использовано для защиты дискретной информации, передаваемой по каналам связи, от ошибок.Цель изобретения - упрощение устройства путем исключения регистра кода полинома, блока выбора старшего разряда полинома и элемента ИЛИ.На чертеже представлена структурная электрическая схема устройства для кодирования информации.Устройство для кодирования информации содержит блок 1 памяти, К-разрядный регистр 2, блок 3 элементов И, многовходовой сумматор 4 по модулю два, регистр 5 сдвига, ключ 6, блок 7 управления.Устройство для кодирования информаО ции работает следующим образом. Перед началом кодирования двоичные сигналы Р Ц=1,2 К), соответствующие значениям коэффициентов обра зующего полинома Р(х) циклического кода и записанные в блок 1 памяти, представляются в К-разрядном регистре 2 в виде К-разрядного двоичного сигнала. Каждый разрядный двоичный сигнал Р. Ц=1,2,К) поступает на первый вход соответствующего элемента И блока 3 элементов И и обуславливает для заданного образующего полинома Р(х) прохождение разрядных двоичных(135 сигналов Б. Я=1,2 К) регистра 5К-сдвига на многовходовой сумматор 4 по модулю два, т.е. элементы И блока 3 элементов И перемножают разрядные(11 40 сигналы Б к на Рк., и образуют двоичные сигналы Ч . =Р . Б, . (1 =1, 2 К)к- к-которые суммируются по модулю два между собой.= дД+ Рк- ЧЭ РЧО оЧ кмный сигнал Ч , (=1,2, ,т) на выходе многовходового сумматора 4 по модулю два является двоичным сигналом частного от деления этих сигналов и по окончании каждого такта вводится в регистр 5 сдвига и запоминается в Таким образом, по входу поступления информационных двоичных сигналов Я (1=1,2,ш) происходит их деле- Ф-ние на К-разрядный двоичный сигнал К-разрядного регистра 2. Образовавшийся на каждом такте деления двоич 95 2Перед началом кодирования регистр 5 сдвига находится в.исходном нулевом состоянии. Его разрядные сигналыБ , и двоичные сигналы 7 , блока 3К- к- элементов И равны нулю.Во время кодирования информационные сигналы я . (д=1,2 ш; ш Ъ К) поочередно поступают на один из входов многовходового сумматора 4 по модулю два, являющегося входом устройства, и на каждом такте 1. (1.=,1,2 ш) своего поступления суммируются с двоичными сигналами Ф (=1,2 К) элементов И блока 3. В результате этого на выходе многовходового сумматора 4 по модулю два образуются двоичные сигналы Ч .(1.:=1,2,ш). На первомФ-такте двоичный сигнал Ч . на выходе многовходового сумматора 4 по модулю два равен первому информационному двоичному сигналу я , т.е.Чь вПосле первого и последующих тактов по сигналу, поступающему синхронно с информационными двоичными сигналами с первого выхода блока 7 управления на сдвигающий вход регистра 5 сдвига, двоичные сигналы Ч ,(д1,2,:ш) через замкнутый во время их образования ключ б вводятся в этот регистр и, сдвигаемые на каждом последующем также на один разряд, образуют разрядные двоичные сигналы Б ,. (3=1,2,К) этого регистра, опк-(1ределяемые как Б к.;= Ч ,.- 1, 2 ш.Зти сигналы поступают на вторые входы блока Э элементов И и участвуют при образовании последующих двоичных сигналов на выходе многовходового сумматора 4 по модулю два.
СмотретьЗаявка
3668310, 28.11.1983
КАУНАССКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. АНТАНАСА СНЕЧКУСА
СТАСЮНАС АНТАНАС СТЕПОВИЧ, АМБРАЗЕЮС ЮРИС ЮОЗОВИЧ
МПК / Метки
МПК: H03M 13/05
Метки: информации, кодирования
Опубликовано: 30.07.1987
Код ссылки
<a href="https://patents.su/3-1327295-ustrojjstvo-dlya-kodirovaniya-informacii.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для кодирования информации</a>
Устройство кодирования блоков информации
Номер патента: 1302439
Опубликовано: 07.04.1987
Авторы: Боголюбова, Кабатянский, Рутковский
МПК: H03M 13/51
Метки: блоков, информации, кодирования
...сигнал синхронизации поступает с выхода вто- рого элемента И 9 на вход синхронизации регистра 19 второго вычислителя 2, на вход управления которого поступает второй сигнал управления с выхода четвертого элемента И 15, и определяют режим его работы. При этом низкий уровень сигнала управления задает режим циклического сдвига, а высокий уровень - режим занесения через соответствующие входы регистра 19. Кодирование символа х произвоо дится с учетом наличия в проверочной1 матрице Н (1) вектора столбца 0 что1о о о означает; у = х , у.= О, ух . Условие у = 0 обеспечивается во втором вычислителе 2 запретом занесения символа х в регистр 19. Для этого низкий уровень сигнала с единичного выхода второго триггера 14 запрещает прохождение...
Устройство кодирования блоков информации
Номер патента: 1785084
Опубликовано: 30.12.1992
Авторы: Илюхина, Кабатянский, Юдашин
МПК: H03M 13/00
Метки: блоков, информации, кодирования
...три входа сигнал ТИ, а навход установки нуля - сигнал посылки. Формирование контрольного символа суммы по модулю два поступающих на их счетные входы символов кодируемого блока информации. Синхронизация работы тригЯ 1, 52, Зз и 34 осуществляется в со второго по пятом вычислителях 2, 3, 4 и 5. Символы кодируемой информации поступают на первые входы первых блоков сумматоров. На входы синхронизации регистров в со второго по пятом вычислителях поступают соответственно сигналы СИ 2, СИЗ, СИ 4 и СИ 5, на входы. управления поступает сигнал управления, низкий уровень которого задает режйм циклического сдвига, а высокий уровень - режим занесения через соответствующие входы регистров.После снятия сигналов последнего в блоке кодируемого...
Устройство для выборки информации из блока памяти
Номер патента: 1387033
Опубликовано: 07.04.1988
Автор: Романов
МПК: G09C 1/00, G11C 11/00
Метки: блока, выборки, информации, памяти
...фиксированной ячейки блока 1, где записан базовый адрес массива данных вызываемой справки. Этот адрес с выхода бло 35 ка 1 парафазным кодом заносится в регистр 8 по синхросигналу с выхода элемента 11 задержки (фиг. 4, сиг.- . нал 66), который, пройдя элемент ИЛИ 10, поступает на вход элемен- . 40 та 12 задержки, где задерживается на время установки кода в регистре 8.С выхода регистра 8 и счетчика 4, в котором в данный момент времени 45 одни нули, их содержимое поступает на входы сумматора 9, где по синхросигналу с выхода элемента 12 задержки (фиг. 4, сигнал 67) формируется адрес, поступающий на адресный вход блока 2, на вход чтения которого поступает сигнал с выхода элемента 13 задержки, задерживающий синхроимпульс на время переходных...
Устройство для выборки информации из блока памяти
Номер патента: 1509982
Опубликовано: 23.09.1989
Автор: Романов
МПК: G09G 1/00, G11C 11/00
Метки: блока, выборки, информации, памяти
...регистра 17, дешифратор открывает потенциапьному входу элемент И 23. Тогдаимпульс с входа 61 через элемент ИЛИ18, пройдя элемент И 23, поступает нединичный вход триггера 22 и устанавливает его в единичное состояние, врезультате чего на выход 66 выдаетсясигнал Ввести парольЕсли же пароль будет набран и введен, то наряду с прохождением сигналего записи в регистр 16 импульс с вьхода элемента 28 задержки поступаеттакже на нулевой вход регистра 17,сбрасывая его в исходное состояние,и на единичный вход триггера 21, устанавливая его в единичное состояниеи снимая тем самым запрещающий потенциал с единичного выхода, выдаваемыйна вход блокировки селектора 15 адреса. Этот же разрешающий потенциал выдается также на выход 67 устройства 55как...
Устройство для записи информации в блок памяти
Номер патента: 1730680
Опубликовано: 30.04.1992
Авторы: Бичугов, Данильченко, Романов, Ромшин
МПК: G11C 7/00
Метки: блок, записи, информации, памяти
...блока 22 и записывает содержательную часть кодограммы по указанному адресу,Кроме того, тот же импульс с выхода элемента 32 задержки возвращает триггеры 9 - 11 в исходное состояние, а импульс с выхода 40 сигнализирует о готовности к приему очередной кодограммы,Вторая ситуация характеризуется тем, что коды в регистрах 1 и 5 из-за ошибок в передаче могут отличаться друг от друга. Тогда сигнал, фиксирующий факт неравенства кодов, появится на выходе В компаратора 6, По этому сигналу, во-первых, поступающему на синхровход регистра 4, код с регистра 1 записывается в регистр 4.Во-вторых, триггер 9 устанавливается в единичное состояние и открываетэлемент И 15.В-третьих, проходя через открытый висходном состоянии триггера 11 элемент И16, импульс...
Предыдущий патент: Устройство для цифроаналогового преобразования
Следующий патент: Сверточный кодек с алгоритмом порогового декодирования
Случайный патент: Дробный делитель частоты следования импульсов