Сверточный кодек с алгоритмом порогового декодирования

ЕТСНИХТИЧЕСКИ СОЮСО А 2 РЕСПУ 3/00 ОСУДАРСТВЕННЫИ КОМИТ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ССРРЫТИЙ ПИСАНИЕ ИЗОБРЕТЕНИЯВТОРСКОМУ СВИДЕТЕЛЬСТВУ еский инсти(21) 3910087/24-09(57) Изобретение может быть использовано в системах цифрового радиовещания и ТВ вещания при использованиивысокоскоростных сверточных кодов ипорогового декодирования, Цель изобретения - повышение помехоустойчивости. Считывание символов синдромной последовательности (ССП) производится с помощью мультиплексора 19,управляемого формирователем 17 управляющих сигналов. За время считыванияССП нового поступления кодовой информации не производится. После окончания считывания ССП производитсяразблокировка преобразователя 11 последовательного кода в параллельныйкод, деперемежителя 12, декодера 14,приемника 30 информации и формирователя 24 проверочной и синдромной последовательностей. Кодовые символы свхода деперемежителя 12 через мультиплексор 13 поступают на информационный вход декодера 14. Производитсяформирование ССП декодера 14, обнаружение и исправление ошибок. С выхода преобразователя 11 на информационные входы формирователя 24 поступаютновые кодовые импульсы. Вновь производится формирование символов проверочной и синдромной последовательностей. 2 ил.Изобретение относится к электросвязи и может использоваться в системах цифрового радиовещания и цифрового телевизионного вещания при исполь 5зовании высокоскоростных сверточныхкодов и порогового декодирования.. Цель изобретения - повышение помехоустойчивости,На фиг,1 и 2 представлены структур Оные электрические схемы сверточногокодека с алгоритмом порогового декодирования.Сверточный кодек с алгоритмом порогового декодирования содержит на нередающей стороне кодер 1 канала, перемежитель 2, мультиплексор 3, элемент ИЛИ 4, синхрогенератор 5, формирователь 6 последовательностей тактовых импульсов, первый и второй 20формирователи 7 и 8 управляющих сигналов, дополнительный мультиплексор9 и формирователь 10 проверочной последовательности, на приемной стороне - преобразователь 11 последова- , 25тельного кода в параллельный код,деперемежитель 12, мультиплексор 13декодер 14 канала, синхрогенератора15, формирователь 16 последователь-.ностей тактовых импульсов, первый 30и второй формирователи 17 и 18 управляющих сигналов, дополнительный мультиплексор 19, элемент 20 совпадения,счетчик 21 импульсов, блок 22 дешифраторов, блок 23 цикловой синхронизации, формирователь 24 проверочной исиндромной последовательностей, формирователь 25 сигнала "Интервал аналиэацБлок 22 дешифраторов содержит первый, второй и третий дешифраторы 2628,На фиг,1 и 2 также изображены источник 29 информации и приемник 30информации, которые являются самостоятельнымн устройствами.Сверточный кодек с алгоритмом порогового декодирования работает следующим образом.Информация от источника 29 информации в последовательном коде поступает на вход кодера 1, в котором всоответствии с выбранными порождающи и полиномамиР)=1+р,Ф)=(1+П) , с (0)=+О , где В - информационные символы, производится кодирование информации самоортогональным сверточным кодом с алгоритмомпорогового декодирования. В процессе кодирования из информационных символов формируютсяпроверочные символы Т (11)=С; (0) х 1 (0), 1=1,2,3;111К 03 ю 1Ко+1 ф коды скорости переда чи кода К=З/4 и корректирующей способности кода 1=2. Длина кодового ограничения составляет п=ш+1).и, символов, где ш - наивысшая степень порождающих полиномов, и - проверочный символ. На данной длине кодового ограничения пкод гарантированно исправляет одиночные и двойные ошибки.Сформированные кодовые символы с выхода кодерапоступают на вход перемежителя 2, в котором производится распределение кодовой последовательности на 1=и параллельных ветвей. Символы первой ветви перемежителя 2 передаются без задержки, Кодовые символы остальных (1-1) параллельных ветвей передаются с задержкой соответственно р, 21,(1-) р тактов. В результате перемежения каждые два входных символа на выходе перемежителя 2 отстоят друг от друга на и симЯ волов. Следовательно, плотный пакет ошибок кратностью й =и после депей Времежения распределяется в одиночные ошибки на длине каждой и.Кодовые символы с выхода перемежителя 2 в параллельном коде поступают на информационные входы мультиплексора 3 и формирователя 10. Кодовые символы с выхода мультиплексора 3 через элемент ИЛИ 4 поступают в каналы связи. Одновременно в формирователь 1 О, состоящий из 1 параллельных пА разрядных регистров сдвига и Х сумматоров по модулю два, входы .которых подключены к выходам разрядов соответствующих п-разрядных регистров сдвига, записывается Ы =1 р и =и кодовых символов, из которых формируется и символов проверочной последовательности.В первый регистр сдвига формирователя 10 записываются первые символы всех кодовых ограничений и. Во второй регистр сдвига формирователя О записываются вторые символы всех кодовых ограничений и и т.д. При этом первый ю символ проверочной последовательности представляет собой сумму по модулю два первых символов всех 1 кодовых ограничений и , Вто 4 рой и символ проверочной последова 1тельности представляет собой сумму27296полнительного мультиплексора 9 осуществляется блоком 23 цикловой синхронизации.5Далее приводится работа сверточного кодека с алгоритмом пороговогодекодирования после установления цикловой синхронизации преобразователя 11.10 С выходов деперемежителя 12 кодовые символы через мультиплексор 13поступают на вход декодера 14. Производится формирование синдрома,обнаружение и исправление ошибок в15 пределах корректирующей способностикода и передача информации в приемник 30 информации.Если в канале связи пакеты ошибокне превышают кратности Т =ии за 20 щитный промежуток между пакетами равен 1 =И-, то после деперемеженияна вход декодера 14 будут поступатькодовые комбинации из п символов, содержащие по одной ошибке, т.е, не пре 25 вышающие корректирующей способностивыбранного кода,В Формирователе 24 из принятых кодовых символов, по алгоритму, как ина передающей стороне в кодере 1, фор 30 мируются символы дополнительной проверочной последовательности ч, юж,) ы.1В это время первый формирователь17 заблокирован соответствующим сигналом с Формирователя 16. Послетактов записи информации в регистрысдвига деперемежителя 12 и формирователя 24 производится блокировка сигналом с формирователя 16 депереме 4 О жителя 12 второго формирователя 18,декодера 14 приемника 30 информации.Через Т +1 тактов осуществляетсяблокировка преобразователя 11 и первого формирователя 17. Производится45 формирование символов синдромной последовательности Б=ю+ы=(ж 9 ы,),(ът О+ ът ) (т 1 Я ът) путемсуммирования по модулю два символовпроверочной последовательности, сфор 5 О мнрованной из принятых кодовых символов проверочной последовательности,и считывание символов синдромной последовательности, За время считываниясиндромных символов поступление новойкодовой информации не производится. 313 по модулю два вторых символов всех 1 кодовых ограничений и и т.д, Пос 4ледний ы, символ проверочной последовательности представляет собой сумму по модулю два последних символов всех 9 кодовых ограничений.Сформированные черезтактов символы последовательности в параллельном коде поступают .на информационные входы дополнительного мультиплексора 9. Производится считывание символов проверочной последовательности в канал связи, На время считывания производится блокировка по соответствующим тактовым входам источника 29 информации, а также кодера 1, перемежителя 2, формирователя 10 и первого формирователя 7, в результате чего передача, кодирование и перемежение новой информации не производятся.После передачи в канал связи последнего ы символа проверочной последовательности производятся разблокировка источника 29 информации, кодера 1, перемежителя 2, формирователя 1 О, первого формирователя 7 и блокировка второго формирователя 8. Далее процесс кодирования, перемежения, формирования символов проверочной последовательности и считывание информации в канал связи осуществляется аналогичным образом. В результате информация в канал связи передается блоками из п +кодовых символов:гиК - информационных символов и и (1-К)+ю - проверочных символов (с учетомизбыточности кода и символов дополнительной проверочной последовательности).На приемной стороне кодовая последовательность поступает на информационный вход преобразователя 11, в котором производится преобразование кодовой последовательности из последовательного кода в параллельный код, т,е. входная кодовая последовательность распределяется на Т = = и = 16 параллельных подпотоков, С выхода преобразователя 1 символы информационных подпотоков одновременно поступают на входы соответствующих регистров сдвига деперемежителя 12 и формирователя 24.Согласование по фазе выходных информационных подпотоков преобразователя 11 с входными информационными подпотоками мультиплексора 3 и доСчитывание символов синдромной последовательности производится с помощью дополнительного мультиплексора1327 519, управляемого первым формирователем 17.С выхода дополнительного мультиплексора 19 символы синдромной последовательности через элемент 20 совпадения поступают на вход счетчика 21, производящего подсчет числа ненулевых символов синдромной последовательности на заданном интервале анализа 1, который устанавливается формировате лем 25 и принимается равным 1 + и,.После окончания считывания синдромных символов производится разблокировка преобразователя 11, деперемежителя 12, декодера 14, приемника 30 15 информации и формирователя 24, состоящего из 1=п регистров сдвига, выходы разрядов которых подсоединены к входам соответствующих многовходовых сумматоров по модулю два, выходы ко торых и информационные входы первых разрядов соответствующих регистров сдвига, являющиеся информационными входами формирователя 17, подключены к входам двухвходовых сумматоров по модулю два, выходы которых являются выходами формирователя 17.Кодовые символы с входа деперемежителя 12 через мультиплексор 13 поступают на информационный вход декоде- З 0 ра 14. Производится формирование синдромной последовательности декодера 14, обнаружение и исправление ошибок. С выхода преобразователя 11 на информационные входы формирователя 24 пос тупают новые кодовые символы. Вновь производится формирование символов проверочной и синдромной последовательностей.Количество ненулевых символов син дромной последовательности на интервале анализа фиксируется первым и вторым дешифраторами 26 и 27. Если пакет ошибок в принятых кодовых символах не превышает интервала перемежения, т.е. С ( й , то срабатывает первый дешифратор 26. Если пакет ошибок С 7 й, то срабатывает второй дешифратор 27.1 50Сигналы с выходов первого и второго дешифраторов 26 и 27 поступают на соответствующие входы третьего де" шифратора 28, который формирует три сигнала У У, 9, характеризующие кратность пакетов ошибок в канале связи (У соответствует пакету ошибок( й; У - пакету ошибок С1, У - пакету ошибок С ,.1 ( 1 г); сос 296 6тояние канала связи (У соответствует хорошему состоянию канала связи; У плохому состоянию канала связи; У неопределенному состоянию канала связи),", достоверность декодируемой информации (У соответствует заданной достоверности приема информации; У достоверности приема информации много ниже заданной; У - достоверности приема информации ниже заданной).Выбор конкретных значений порогов первого (в ) и второго (и ) дешифраторов 26 и 27 зависит от параметров кода , 1, и), перемежителя 2 и деперемежителя 12 (1 и д),Для выбранного в примере параметров кода К=З/4, 1=2, и =16 и перемежителя - деперемежителя р=1, 1=п = =16 значения порогов 1 ивыбирают 1 г ся следующими.Если пакет ошибок в канале связи( п возникает в любом месте приинятых кодовых символов, то в сформированной синдромной последовательности (Б=Т=и ) формирователя 24 в сред. нем й /2 символов в пакете будут неправильными, следовательно, Я/2 синдромных символов будут ненулевыми. Учитывая дисперсию (6) распределения ошибочных символов внутри пакетов ошибок, которая для данной кратности пакетов ошибок составляет /7, значение порога= Я/2-36.При кратности пакета ошибок 1 Т== и в среднем/2 кодовых символовВбудут ошибочными, Поэтому значениявторого порогавыбирается равнымБ/2,Формула изобретения Сверточный кодек с алгоритмом порогового декодирования, содержащий на передающей стороне последовательно соединенные кодер канала, перемежитель и мультиплексор, последовательно соединенные синхрогенератор и формирователь последовательностей такто-. вых импульсов, на приемной стороне - последовательно соединенные преобразователь последовательного кода в параллельный код, деперемежитель, мультиплексор, декодер канала, последовательно соединенные синхрогенератор и формирователь последовательностей тактовых импульсов, а также блок цикловой синхронизации, причем вход кодера канала и выход декодера13272канала являются входом и информационным выходом сверточного кодека, о тл и ч а ю щ и й с я тем, что, с целью повышения помехоустойчивости, на передающей стороне введены после довательно соединенные формирователь проверочной последовательности, дополнительный мультиплексор и элемент ИЛИ, а также первый и второй формирователи управляющих сигналов, при этом первые тактовые входы кодера канала, перемежителя и формирователя проверочной последовательности подключены к первому выходу формирователя последовательностей тактовых импульсов, второй и третий выходы которого подсоединены соответственно к объединенным вторым тактовым входам кодера канала и перемежителя и объединенным тактовым входам первого и второго фор.20 мирователей управляющих сигналов, четвертый и пятый выходы формирователя последовательностей тактовых импульсов подсоединены соответственно к объединенным блокировочным входам25 кодера, перемежителя и формирователя проверочной последовательности и объединенным блокировочным входам первого и второго формирователей управляющих сигналов, выходы которых подсоединены соответственно к управляющим входам мультиплексора и дополнительного мультиплексора, выходы перемежителя подсоединены к соответствующим информационным входам формирователя 35 проверочной последовательности, а выход мультиплексора подсоединен к второму входу элемента ИЛИ, на приемной стороне введены последовательно соединенные формирователь проверочной и синдромной последовательностей, дополнительный мультиплексор, элемент совпадения, счетчик импульсов и блок дешифраторов, последовательно соединенные первый формирователь управляющих сигналов и формирователь сигнала "Интервал анализа", а также второй формирователь управляющих сигналов, при этом первый и второй выходы формирователя последовательностей тактовых импульсов подсоединены соответственно к первым тактовым входам деперемежителя, формирователя проверочной и син. дромной последовательностей и декодера канала, объединенным с тактовым 96 8входом блока цикловой синхронизации, и к объединенным вторым тактовым входам деперемежителя и формирователя проверочной и синдромной последовательностей, второй и третий тактовые входы декодера канала подключена соответственно к третьему и четвертому выходам формирователя последовательностей тактовых импульсов, пятый и шестой выходы которого подсоединены соответственно к первым и вторым входам второго и первого формирователей управляющих сигналов, выходы которых подсоединены к соответствующим управляющим входам соответственно мультиплексора и дополнительного мультиплексора, дополнительный выход первого формирователя управляющих сигналов и выход формирователя сигнала "Интервал анализа" подсоединены соответственно к второму входу элемента совпадения и установочному входу счетчика импульсов, информационный вход, первый и второй выходы блока цикловой синхронизации подключены соответственно к дополнительному выходу и цикловому входу декодера канала и цикловому входу преобразователя последовательного кода в параллельный код, тактовый вход которого подключен к дополнительному выходу синхрогенератора, причем блок дешифраторов состоит из первого и второго дешифраторов, выходы которых подсоединены к соот- ветствующим входам третьего дешифратора, попарно объединенные входы первого и второго дешифраторов и выходы третьего дешифратора являются соответственно входами и выходами.блока дешифраторов, а выход элемента ИЛИ передающей стороны и вход преобразователя последовательного кода в параллельный код приемной стороны являются соответственно канальными выходом и входом сверточного кодека, первый и четвертый выходы формирователя последовательностей тактовых импульсов передающей стороны и первый и четвертый выходы формирователя последовательностей тактовых импульсов ивыходы блока дешифраторов приемной стороны являются соответственно тактовыми и управляющими передающими выходами и тактовыми и управляющимиприемными выходами сверточного кодека,1327296Составитель В.ОрловРедактор И.Касарда ТехредЛ.Сердюкова Корректор И.МускаЗаказ 3399/55 Тираж 901 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д.4/5Производственно-полиграфическое предприятие,г.ужгород,ул.Проектная,4