H03M 13/05 — с использованием блочных кодов, т.е. заранее определенное число контрольных разрядов присоединены к заранее определенному числу информационных разрядов

Номер патента: 877789

Опубликовано: 30.10.1981

Автор: Гусев

МПК: H03M 13/05

Метки: двоичных, дешифратор, кодов, последовательных

...в прйнимаемой кодовой комбиЗО нации. содержится число символов стирания, не равное 10 д,-1, то дешифратор работает так же, как и известный дешифратор, т.е, сигналы на его выходе будут определяться сиг" налами со вторых выходов "Ю" основных счетчиков 124 -12 а импульсов, поступающими на входы дополнительных элементов И 7 -7, которые открыты по вторым входам сигналом с первого 40 выхода "1 ф дополнительного счетчика 5 импульсов. Сигнал на втором выходе основного счетчика импульсов имеет место только в том случае, еслина его вход поступило сс импульсов 4 а сигнал на первом выходе дополнитель ного счетчика импульсов - только при поступлении на его вход числа,импульсов, не равного 1 сп, д -1, со второго выхода блоха 2 сравнения, на ко-...

Номер патента: 932645

Опубликовано: 30.05.1982

Авторы: Ещин, Заволокин, Заровский, Мошков, Мусатов, Рейнер, Юферова

МПК: H03M 13/05

Метки: дискретной, информации, исправления, ошибок

...формируетсигналы "1" на выходах, соответствующих номерам искаженных информационных групп, а также на вспомогательных выходах, обеспечивающих управление соответствующих переключателем 5,,отпирающим соответствующие блоки 6ключей или первые и вторые дополнительные блоки.;7 и 8 ключей, В результате через дополнительные элементы ИЛИ 9 на входы сумматоров 1 техинформационных групп, где произошлийскажения, с выходов соответствующихдополнительных сумматоров 10 поступажение в первой контрольной группеи нет искажений в четвертой информационной группе, и элемента И 18 локализатора 4 в ряде ситуаций, в том.числе, когда произошло искажениево второй или четвертой контрольнойгруппе, Сигналы с выходов элемен"тов И 13-16 локализатора 4...

Номер патента: 951740

Опубликовано: 15.08.1982

Авторы: Ещин, Заволокин, Заровский, Мошков, Мусатов, Рейнер, Юферова

МПК: H03M 13/05

Метки: дискретной, информации, исправления, ошибок

...также равны нулю, все блоки ключей 44, 424заперты и входной кОд через дрполнительные сумматоры 54, 55 без изменения поступает на выход устройства.35А ьПри наличии ошибки в одном Р-ичном разряде на выходе одного, нескольких или всех сумматоров 1, 1 А1 результат оказывается отличным от нуля; при этом во всех таких сумматорах результат один и тот же, равный величине ошибки с соответствукпцим знаком ("+, если ошибка возникла в контрольном разряде, ф-ф - если в информапвонном), 4 В этом случае на выходе соответствующих элементов ИЛИ 2, 2 .2 и локализатора ошибок 2 и элемента ИПИ 6 появляется сигнал 1. Дешифратор 3 сформировывает на соответствующем выходе сигнал, отпирающий бюки ключей того разряда, где возникло искажение, и в соответствующем...

Номер патента: 983711

Опубликовано: 23.12.1982

Авторы: Павличенко, Толстой

МПК: H03M 13/05, H03M 13/51

Метки: двоично-пятеричного, кода

...4, 5 у 3,4,6 у 2,3 и 2,5,6 соответственно, а их выходы - к первому и второму входам 22 и 23 первого преобразова-, теля 13, к первому и второму входам 29 и 30 второго преобразователя 28 соответственно. Первый информационный вход 7. 1 подключен к четвертомувходу 24 преобразователя 13, а вход7.2 - к.третьему входу 31 второгопреобразователя 28. Вторые входы 26и 33 первого и второго преобразователей 13 и 28 подключены к третьим входам 32 и 25 второго и первого преобразователей 28 и 13. Выход схемы 35сравнения является контрольным выходом устройства. Входы схемы сравнениясоединены с первыми выходами 27 и 34преобразователей 13 и 28. Элементы первого преобразователя 13 имеют связи входы первых элемен" тов И 14,ИЛИ 15 подключены к входам 22 и...

Номер патента: 1023655

Опубликовано: 15.06.1983

Автор: Кацман

МПК: H03M 13/05

Метки: анализатор, импульсов, кодовых, последовательностей

...степени определяется только временем измерения и внутренней структурой калькулятора и может быть расширено практически до любой величины применением программируемого калькулятора.На чертеже представлена Функциональная схема предлагаемого устройства.Устройство содержит входной блок 1, блок 2 управления, оперативную память 3, выделитель 4 ошибок, калькулятор 5, блок б синхронизации, счетчик 7 ошибок, электронный таймер 8, табло 9 числа, табло 10 показателя степени, блок 11 управления без оперативной памяти 3.Измерение коэффициента ошибок носит статистический характер, так как результат измерения, получаемый за конечное время, является случайной. величиной.Погрешность измерения может быть рассчитана по формуле2).Мгде 1 р, - обратная...

Номер патента: 1026303

Опубликовано: 30.06.1983

Автор: Тунев

МПК: H03M 13/05

Метки: балансного, кода, обнаружения, ошибок

...- к выходу второго формирователя, а его информационный вход соединен с выходом первого сумматора.При таком исполнении устройстм по вышается точность обнаружения ошибок потому, что введение третьего регистра как элемента памяти в цепь обратной связи устройства допускает превышение значения ТБС на выходе первого сумматора, а принудительная установка третьего регистра сигналом с выхода односго из формирователей в ближайшее максимально допустимое положительное или отрицательное значение ГБС осуществляет поправку ТБС на выходе третьего регистра на величину обнаруженной ошибки, тем самым подготавливая устройство в целом к обнаружению любой очередной ошибки. Кроме того,повышается помехозащищенность устройства вследствие введения между...

Номер патента: 1115226

Опубликовано: 23.09.1984

Авторы: Ибрагимов, Казанский, Косолапов, Широков

МПК: H03M 13/05, H03M 5/18

Метки: декодирующее

...и коммутатор, причем выходы первого преобразователя подключены к первым входам блока сумматоров, вторые входы которого соединены с соответствующими выходами элемента памяти, управляющий вход которого подключен к четвертому выходу блока синхронизации, при этом выходы коммутатора подключены к треть им входам блока элементов ИЛИ, а разрешающий вход соединен с выходом элемента И.На чертеже представлена функциональная схема предлагаемого декодирующего устройства.Устройство содержит блок 1 фильтров,блок 2 запрета, блок 3 синхронизации,блок 4 памяти, декодер 5, блок 6 сумматоров, первый преобразователь 7,элемент 8 памяти, второй преобразователь 9, коммутатор 10, счетчик 11контроля ошибок, элемент И 12, блок13 элементов ИЛИ, входную (вход) 14и...

Номер патента: 1123111

Опубликовано: 07.11.1984

Авторы: Гладыш, Сафаров

МПК: H03M 13/05

Метки: информации, обнаружением, ошибок, передачи, приема, цифровая

...2 .Недостатком известной цифровой системы передачи и приема информации с обнаружением ошибок является низкая достоверность принимаемой информации.Цель изобретения - повышение достоверности принимаемой информации .Для достижения поставленной цели в цифровую систему передачи и приема информации с обнаружением ошибок, содержащую на передающей стороне последовательно соединенные генератор эталонного кода, блок сумматоров по модулю два, регистр и модулятор, последовательно соединенные синхронизатор и блок считывания,а также блоккодирования, при этом выход синхрони. затора подсоединен к объединенным так товым:входа блока кодирования и гене.ратора эталонного кода, выход блокасчитывания подсоединен к тактовомувходу регистра, а вторые входы...

Номер патента: 1124436

Опубликовано: 15.11.1984

Авторы: Горбиков, Финаев

МПК: H03M 13/05

Метки: длины, информации, кодом, передачи, переменной, приема

...входамшифратора полиномов циклических кодов, выход блока преобразования сигналов подсоединен к входу прямогоканала связи, а на приемной стороне -последовательно соединенные перестраиваемый распределитель и блок выдачи 15 20 данных, а также цепи, состоящие изпоследовательно соединенных элементов И и декодеров, и блок преобразования сигналов, первый выход которогоподсоединен к объединенньи входамэлементов И и первому дополнительному входу блока выдачи данных, второйвыход блока преобразования.сигналоФподсоединен к входу перестраиваемогораспределителя, объединеннж вторымвходам декодеров и к второму дополнительному входу блока выдачи данных,вторые входы элементов И подключенык соответствующим входам перестраиваемого...

Номер патента: 1131032

Опубликовано: 23.12.1984

Авторы: Алексеев, Медведев, Ободовский, Рощин, Тимофеев

МПК: H03K 5/13, H03M 13/05

Метки: заданной, импульсов, кодовой, комбинации, селектор

...для выходного кода дополнительного дешифратора 7 мннимизиру". ется по известным правилам. На выходе первого элемента ИЛИ 8 долженЗО сформироваться выходкой сигнал, когда в регистре 2 сдвига записаны последовательности импульсов, перечисленные в табл. 1 и 2. Если необходимо рассчитать дешифратор на Формирование сигнала, когда входная импульсная последовательность отличается от заданной кодовой комбинации в трех разрядах, в соответствующей таблйце будут СЗ = 84 строки с искаженными символами, формула для вы.",з40 ходного кода первого элемента ИЛИ 8 примет иной вид и т.д. При формировании сигнала на выходе первого элемента ИЛИ 8, т,екогда в регист ре 2 сдвига будет записана входная45 комбинация, в точности соответствующая заданной, либо...

Номер патента: 1141580

Опубликовано: 23.02.1985

Авторы: Беляков, Лиференко, Лукин, Марков

МПК: H03M 13/05

Метки: кода, преобразования, сигнала, цифрового

...И-НЕ, к третьему входу кв" Юторого и третьему входу второго элемента И подключен прямой вчход первого ЭК-триггера, С-вход которого объединен с третьим входом первого элемента И-НЕ и третьим входом пятого элемента И-НЕ, выход которого под ключен к Р,-входу второго ЭК-триггера, к 3 и К-входам которого и второму входу четвертого элемента И-НЕ подключен инверсный выход первого ЭК- триггера Г 2 1.Однако известное устройство для преобразования кода цифрового сигнала обладает низкой помехоустойчивостью.Цель изобретения - повышение помехоустойчивости.Для достижения цели в устройство для преобразования кода цифрового сигнала, содержащее ЭК-тригге, Э - вход которого является входом устройства и через инвертор подключен к К-входу ЭК-триггера,...

Номер патента: 1156260

Опубликовано: 15.05.1985

Авторы: Евсеев, Крук

МПК: H03M 13/05

Метки: исправления, стираний

...подаваемых наинформационный вход кодера 6. Приэтом в приемном регистре 1 и в регистре 2 стираний производятся о циклических сдвигов, вследствие чего навторой вход полусумматора 11 последовательно поступают символы принятогослова, а на первый вход полусумматора 11 поступают символы иэ регистра 5 сдвига лишь в те моменты, когда 35 из регистра 2 стираний приходит единичный сигнал, означающий, что очередной формируемый информационныйсимвол стерт в принятом слове. Этотсигнал осуществляет сдвиг в регистр ре 5 сдвига и отпирает ключ 10, Таким образом, при Формировании блокаинформационных символов на информационном входе кодера 6 значения символов, произведенных генератором 4 ф рекурренты, используются лишь наинформационных позициях, где...

Номер патента: 1170622

Опубликовано: 30.07.1985

Авторы: Зильберман, Лир, Немировский, Плеханов, Фикс

МПК: H03M 13/05

Метки: линия, радиосвязи, тропосферной

...подключены к входам управления блока комбинационного суммирования и блока четверичного декодирования.На чертеже дана структурная схема предлагаемого устройства.Устройство содержит блок 1 четверичного кодирования, модулятор 2 передатчики 3, антенны 4 и 5, приемники б, блок 7 комбинационного суммирования, блок 8 накопителей, блок 9 четверичного декодирования, синхронизатор 10.Устройство работает следующим образом.Двоичная информация, поступающая на вход блока 1, превращается им в четверичную (пара символов - в один символ четверичного кода), воспроизводимую модулятором 2 в виде пар частот манипуляции, последовательно передаваемых в половинах получившегося удвоенного тактового интервала двумя передатчиками 3, работающими в двух...

Номер патента: 1172043

Опубликовано: 07.08.1985

Авторы: Русаков, Самко

МПК: H03M 13/05

Метки: анализатор, многоканальный, сигнатурный

...по модулю два подключен к первому входу пятьдесят пятого сумматора по модулю два, второй вход и выход которого соединены соответственно с выходом тридцать третьего сумматора по модулю два и десятым входом 16-разрядного параллельного регистра, выход тридцать четвертого сумматора по модулю два подключен к первому входу пятьдесят шестого сумматора по модулю два, второй вход и выход которого соединены соответственно с выходом тридцать пятого сумматора по модулю два и одиннадцатым входом 16-разрядного параллельного регистра, выход тридцать шестого сумматора по модулю два подключен к первому входу пятьдесят седьмого сумматора по модулю два, второй вход и выход которого соединены соответственно с выходами тридцать седьмого сумматора по...

Номер патента: 1177927

Опубликовано: 07.09.1985

Автор: Карпов

МПК: H03M 13/05

Метки: дискретной, информации, исправления, ошибок, передачи, системе

...комбинации, которые подсчитываются первым счетчиком 10, ориентированным на объем контрольной выборки в Х кодовых комбинаций. Сброс значений первого счетчика 10 производит первый дешифратор 11, который после дешифрации кода М осуществляет, кроме того, управление вторым счетчиком 12 и вторым дешифратором 13, За период контроля Т = =М 1 во втором счетчике 12 формируются значения кода К, соответствующее числу искаженных кодовых комбинаций (интенсивности появления ошибок в канале), которые по сигналу с первого дешифратора 11 переписываются из второго счетчика 12 во второй дешифратор 13. Второй дешифратор 13 представляет собой дешифратор зон отсчета, имеющий дискретную установку величин зон отсчета.Состояние канала связи (значения разрядов...

Номер патента: 1179549

Опубликовано: 15.09.1985

Авторы: Середа, Шипулин

МПК: H03M 13/05

Метки: кодовый, трансмиттер

...первым и вторым входам блока 40элементов ИЛИ, выходы которого через блок 41 сравнения соединеныс шестыми выходами преобразователя 10 кодовых сигналов.Кодовый трансмиттер работает следующим образом,В исходном состоянии двоичнодесятичный счетчик 2, регистры 3 - 8под действием команды с блока 20сброса находятся в состоянии "0",ключ 17 включен.и:в выходную шину 18посылается сигнал,Допустим, что кодовый трансмиттер посылает числовой код, длительность импульсов и интервалов которого 0,35;О, 12 0,22; О, 12; 0,22,0,57 с (ФигЗа).Информация с кодово-запоминающего блока 19, который может быть,например, постоянным запоминающим3 1179549 4устройством, записывается в ре-ну 18 не выдается сигнал, что соотгистр 3 - 0100011, что соответствует ветствует...

Номер патента: 1188893

Опубликовано: 30.10.1985

Автор: Сафаров

МПК: H03M 13/05

Метки: защитой, информации, ошибок, передачи

...другой - посыпка прямого или инвертированногоэталонного кода из генератора 6эталонного кода. Если сумма по модулю два информационных посылока;-разрядного кода АЦП 3 равна О,ит. е ЭЕ а, = О то с инверсного выхода дополнительного сумматора 8,по модулю два на первые входы й соответствующих элементов И блока элементов И 9 подается "1", а поданные на их вторые входы посылки прямого эталонного кода, снимаемые с прямых выходов генератора 6, поступают на вторые входы соответствующих элементов ИПИ блока элементов ИЛИ 10. На первые входы этих элементов ИЛИ подаются сигналы с выходов других элементов И блока элементов И 9, если на их первые входы поступает сигнал "1" с прямого выхо. да дополнительного сумматора 8 по модулю два. Это происходит,...

Номер патента: 1190525

Опубликовано: 07.11.1985

Авторы: Анохин, Бояринов, Давыдов

МПК: H03M 13/05

Метки: декодирования, кода

...слово а = =(ао а , аВ ) сформировано с помощью матрицы К, состоящей из трех К 1, Кг, К 1 подматриц приведенных в табл. 1. В слове а разряды ао, а, а ц, а,6, айага 4 В - проверочные, остальные разряды - а1% 17ар аЗЗа 4 а 49ав - информационные. Каждому проверочному разряду соответО 15 20 ствует в матрице К столбец с однойединицей, строка, содержащая эту еницу, указывает (своими единицами)какие информационные разряды участвуют в формировании данного прове 25рочного разряда. Например, а =а+ а 7 г+ ал+ ,.+ ав.1 атрице К при декодировании сооветствует проверочная матрица Н, с30 стоящая из трех подматриц Н Нги приведенная в табл. 2. (В табл.показано также, что с входа 16 разряд А поступает на д-й разряд вхо/.блока 1, 1=1. .,78).35 К ый...

Номер патента: 1202057

Опубликовано: 30.12.1985

Авторы: Колосов, Орлевич, Шац

МПК: H03M 13/05

Метки: исправления, кодовой, комбинации, ошибок

...запись в него первого повторения кодовой комбинации. Одновременно тактовая частота поступает через первый коммутатор 4 ца счетчик 6, обеспечивающий последовательный перебор адресов ячеек первого и второго накопителей 7 и 8. На время приема служебного слова первый ключ 3 закрывается.После окончания служебного слова, определяющего начало второго повторения кодовой комбинации, второй коммутатор 5 переключается, обеспечивая запись второго повторения кодовой комбинации во второй накопитель 8 и считывание ранее записанной информации из первого накопителя 7. Одновременно с записью во второй накопитель 8, за счет того, что адресные входы первого и второго накопителей 7 и 8 подключены к одному и тому же счетчику б, происходит синхронное...

Номер патента: 1205312

Опубликовано: 15.01.1986

Авторы: Евсеев, Ковалев, Крук

МПК: G06F 11/08, H03M 13/05

Метки: исправления, обнаружения, ошибок

...МЫХ СИМВОЛОВ )(т 5:тл с след лпщему прави)у: /3; = 1 5 :;.Пи смвол принят ненадежно, т. е. ;этлтли гуда соответствующего ему сиг;:,: г имеет значение, ааспсложенное :.е;ду цвумя псроговьпи уровнями.с аьОГ)леннььп. :в двухпороговом бло ке 2, Кроме того, с вьсхода буфс рио облока 3 памяти принятое лноичное слово записывается через элсмент ИЛИ 8 в буферный регистр 26 блока 9 обнаружения ошибок. В ре -зультате через 11 тактов в основном блоке 4 памяти оказывается записанным принятое слово, в регистре 18 полинома ошибок блока 7 формирования полиномов ошибок записан двоичныйвектор, в котором единицы соответствуют ненадежно принятым символам, а в управляющем триггере 16, к счетному входу которого подключен выход второго ключевого элемента...

Номер патента: 1208609

Опубликовано: 30.01.1986

Автор: Кацман

МПК: H03M 13/05

Метки: анализатор, импульсов, кодовых, последовательностей

...генератора 18 на вход трехразрядного декадного счетчика 20. Декадный счетчик 21 предустановлен в нулевое состояние, Сигналы с его выходов поступают на входы управления мультиплексора 16, разрешая прохождение на еговыход сигнала переноса первого разряда И -разрядного декадного счетчика 19, Когда на выходе разряда 19.1декадного счетчика 19 появляется импульс переноса, он одновременно записывается в декадный счетчик 21,т,е. к содержимому последнего добавляется единица. Эта информация подается на входы мультиплексора 16,разрешая прохождение на его выходсигнала переноса с второго разряда 19.2 декадного счетчика 19.Импульсы с выхода кварцевого генератора 18 поступают на вход трехразрядного декадного счетчика 20. Когда на выходе второго...

Номер патента: 1216832

Опубликовано: 07.03.1986

Авторы: Георгиева, Додунеков, Зиновьев, Зяблов, Савельев

МПК: H03M 13/05

Метки: исправления, ошибок

...третьем такте с первых выходов блока 11 на блок 24 подается сигнал записи и выдается первый адрес, по которому величина ф записывается в блок 24 1На четвертом такте блок 11 выбирает из блока 24 величину ф, в резупьтате преобразования которой в соответствии с (5) на входах. элементов 27 и 28 и прямых выходах сумматоров 29 группы получается величина Е, которая подключается блоком 2 с помощью коммутатора 18 на первые входы перемножителя 22. Одновременно блок 12 с помощью коммутатора 19 подключает выходы регистра 17 на вторые входы,перемножителя 22. Таким образом, на выходе последнего получен локатор ошибок Х= Е,О 1, который записывается в триггеры 23 группы. На пятом такте локатор Х 1 с помощью блока 11 переписывается в блоки 24 и 25.На...

Номер патента: 1220128

Опубликовано: 23.03.1986

Авторы: Волков, Стальнов

МПК: H03M 13/05

Метки: двоичного, декодирования, кода

...блок 8деления в режиме исправления ошибок вырабатывает с каждым тактомследующий по номеру столбец даннойматрицы и через (д) тактовых интервалов зафиксирует и-й ее столбец,а в запоминающем регистре 5 к этомувремени искаженный символ переписывается в последний разряд.В случае двух рядом расположенныхошибок блок 8 деления зафиксируетсиндром, равный сумме по модулю дватех столбцов проверочной матрицы дан.ного кода, которые соответствуютномерам искаженных символов,Если искажены первый и второй символы кодового блока, то результатделения равен сумме по модулю дваи-го и (и)-го столбцов проверочной матрицы, а искаженные символыв данный момент находятся на выходезапоминающего регистра 5. При искаже 50 55 или предыдущего блока. Дополнительный...

Номер патента: 1228291

Опубликовано: 30.04.1986

Автор: Ягунов

МПК: H03M 13/05

Метки: дешифрирующее, цифровое

...Межблочные связи, обозначенные тонкой линией, представляютсобой шины данных.Цифровое дешифрирующее устройствоработает следующим образом.Для дешифрирования позиций двухошибок устройство обеспечивает ренения системы уравнений 3 М+ Ы". Е =В преобразователе 4, выполненном наПЗУ, осуществляется преобразованиекода Я+А) =0 Е в код 1/(1+Ы )=1На первый и второй входы втоХрого умножителя 5 поступают сигналы1 Х и З , а на выходе формируется25Всигнал Ы = в. В преобразователе 6,51 О1 определяют символы - элементы поля СЕ(2 ), удовлетворяющие решению всей системы уравнений, По определенному в этом поле соответствию устанавливают значенияиВ соответствии с изложенным на первый вход 9 подается входная величина 3 , которая возводится в...

Номер патента: 1238245

Опубликовано: 15.06.1986

Авторы: Горбунов, Прокофьев, Сапожников

МПК: H03M 13/05

Метки: кода, самопроверяемое

...(комбинация кодов 0001, 0010, 20 0100 и 1000) на входах 13, 14, 15 и16 устройства, а также при исправности самого устройства,.на выходах 19и 20 сигналы имеют также противополож.ные значения кода: 10 или 01. В противном случае сигналы на выходах 19,20 одинаковые: 00 илн 1.В таблице представлена работа уст-.ройства как .для контроля кода "2 из4", так и для контроля кода "1 из 4". м1238245 Сигналы на выходах Сигналы на входах Номер набора 7 18 19 20 13 14 1516 1 1 1 1 1 1 1 1 12 1 . 0 13 1 1 0 0 1 1 14 1. 1 01 11 15 1 161 1 0 1 . 1 1 1 1 1 11 1 40 Как следует из таблицы, наборы шес-, той, седьмой, десятый и одиннадцатый соответствуют правильному формированию кода "2 из 4", а наборы второй, третий, пятый и девятый - правильному,...

Номер патента: 1241483

Опубликовано: 30.06.1986

Авторы: Бондаренко, Четвериков, Шабанов-Кушнаренко

МПК: H03M 13/05

Метки: кодов, модуль, преобразования

...Для выбранного примера можно составить следующую таблицу истинности.ч 2 3 2 Первый обратимый блок 1 конъюнк ции, построенный для выбранного при.мера. (фиг,2), содержит 2. 4=8 элемен.тов И 18-25 и 2+4 + ш.п 2,4,= 8элементов ИЛИ 26-33, Первый, второй,третий входы каждого элемента 18 - 50 25 И соединены с входами соответствующих групп 34-36 входов блока 1,определяемыми соответствующей строкой таблицы истинности, Так, входыпервого элемента И 18 соединены с пер выми входами каждой группы 34-36(входами 0), входы второго элемента И 19 соединены с первыми входамипервой и третьей групп 34 и 36 и вто 3 1рым входом второй группы 35(вход "1") и т.д, Выходы элементовИЛИ 26-33 объединены в три группы37-. 39, количество выходов в каждойгруппе и число...

Номер патента: 1241484

Опубликовано: 30.06.1986

Авторы: Афанасьев, Рыськов, Храмешин

МПК: H03M 13/05

Метки: обратной, передачи, приема, решающей, связью, систем

...выходного накопителя, управляющий вход которого соединен свыходом блока управления приемом,второй вход которого соединен с вы ходом блока декодирования, а такжедешифратор служебных комбинаций иформирователь тактовых импульсов,выход которого соединен с тактовыми 1 12414 2Изобретение относится к техникепередачи данных и может использоваться в аппаратуре передачи данныхс решающей обратной связью,Цель изобретения - повьппение ско 5рости передачи информации,На чертеже представлена структурная электрическая схема предлагаемого устройства приема и,передачи длясистем с решающей обратной связью,Устройство содержит на передающейстороне формирователь 1 тактовых импульсов, временной накопитель-повторитель 2, блок 3 кодирования, передающий...

Номер патента: 1241485

Опубликовано: 30.06.1986

Автор: Долгополов

МПК: H03M 13/05

Метки: коррекции, ошибок

...производится процедура коррекции, в которойучаствуют только те слова х , дляЭкоторых превышает порог 1, Процессор 2 посылает по шестому выходусигнал "Запрос", проходящий последовательно по ш блокам 2, Последние, на втором входе которых установлен сигнал "Захват", блокируютраспространение сигнала "Запрос,вырабатывают через второй выход снг 1нал выборки из блока 3 соответствую. щего буквенного кода слова х , который передается в процессор 2 через15его второй вход, и переходят в состояние, предотвращающее повторныйзахват сигналов ЗапросДля каждого, поступившего в процессор 2 слова хвычисляется метри 20ка по следующему алгоритму,Шаг 1. Строится матрица А, столбцы которой соответствуют позициямслова х, а строки - у, причемйО, если -ая...

Номер патента: 1243099

Опубликовано: 07.07.1986

Авторы: Витенберг, Луценко, Шварцбанд, Щибря

МПК: H03M 13/05

Метки: анализатор, логический

...количествнение резуль в регистра дл последовател несовпадение, ичие. ошибок. Ср выход бочнобит и пачки ошибок в пос азывает т ет их довательностяхвиДа 12 11. и длны,н При подключении извест кого анализатора к про ройству, в случае нали ечетном количестве бит го логиИспытани предла ора, п заломи показ ч еряемому ия ошибо или пачк ра не от 1 Е ДЛЯстройствего пришибки в еден ого анализ естировани процессор У в ю ц чт ок, показания индикат ть о воляе ыя бокаэабок в аличиибит или и и тем самымь диагностики чки еств правильного,агаемый логиче тся иств неисправностеи цифровых унапример ЭВИ, микропроцессистем и др рны бла т такими ж ствами, как и иэв.чаются от пра нии предлагае ния индикатор нечетном коли ошибок отлича Таким образом кий...

Номер патента: 1251340

Опубликовано: 15.08.1986

Авторы: Галанина, Ибрагимов, Лосев, Шамин

МПК: H03M 13/05, H04L 17/30

Метки: декодирующее

...к второму выходу первого счетчика 15 и первому выходу четвертого регистра 6 сдвига, второй выход которого соединен с третьим входом третьего элемента И 21, четвертый вход которого объединен с информационным входом четвертого регистра 16 сдвига и подключен к выходу первого элемента И 11.Делитель 2 частоты по второму выходу имеет в 1,5 раза больший коэффициент деления, чем по первому.Устройство работает следующим обраЧастота сдвигающих импульсов с генератора 1 в 1 раз превышает входную частоту импульсной последовательности, поэтому каждой позиции кодовой комбинации отводится 1 разрядов регистра 3, счетчик 15 открывает блок 12 и запирает блок 13. Сумматор 7 выполняет 1 с проверок для каждой позиции. Сигнал с мажоритарного элемента...