Анализатор синдрома помехоустойчивого декодера

СОЮЗ СОВЕТСКИХСОЦИДЛИСТИЧЕСжИХРЕСПУБЛИК 3 0 504 Н ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ИСАНИЕ ИЗОБРЕТЕНИ ЕЛЬСТ А ВТОРСНОМУ 4-2 В 3 гунов 088,8) ое свидетельств Н 04 Ь 1/1 О,ША У 4142174,/12, 27,02,79 ТОР СИНДРОМА ПО ДЕРА(57) Изобретение, относящееся к вычислительной технике, предназначено для 4 применения в системах передачи и хранения цифровой информации. Его использование позволяет повысить досо СССР товерность выходной информации дека 23.11.77, дирующих устройств, Анализатор синдрома содержит четыре перемножителя,два квадратора, три сумматорашестьХЕХОУСТОЙ- элементов ИЛИ-НЕ, два элемента И идва элемента НЕ. Введение счетчикаи трех пороговых элементов обеспечивает "разбраковку" входных сигналовпо числу ошибок. 1 ил.4 12Изобретение относится к вычислительной технике и может найти применение в системах передачи и хранения цифровой информации.Цель изобретения - повьппение достоверности выходной информации декодера.На чертеже. приведена функциональная схема анализатора.Анализатор синдрома помехоустойчивого декодера содержит перемножители 1-4 с первого по четвертый,первый и второй квадраторы 5 и 6,первый, второй и третий сумматоры7, 8 и 9, счетчик 10, элементы ИЛИНЕ 11-15 с первого по пятый, первыйи второй элементы НЕ 16 и 17, первыйи второй элементы И 18 и 19, шестойэлемент ИЛИ-НЕ 20, первый, второй итретий пороговые элементы 21, 22 и23, первые, вторые, третьи; четвертые и пятый входы 24-28 устройства,первый, второй и третий выходьг 2931 устройства,Пороговые элементы 21-23 осуществляют сравнение сигнала на их входах с соответствующими ограничительными числами Е, Е, Ез, ниже которых не существует решений однородных систем уравнений видагде Б - компоненты синдрома, относительно локаторов ошибок Ф , кроме О,Анализатор синдрома работает следующим образом.На входы 24-27 анализатора поступают сигналы, соответствующие компонентам Бр-Я синдрома. Перемножитель 1 перемножает Б на Б, квадратор 5 возводит Я, в квадрат Б оба результата суммируются в первом сумматоре 7, и сумма= Б Я + Б, поступаетго йна первый элемент ЙЛИ-НЕ 11, Парал.- лельно перемножитель 2 перемножает . Б и Б , перемножитель 3 - Бо и Б результаты поступают на соответствующие входы второго сумматора 8, с выхода которого сумма 8 = Б Б+ Я, Бп подается на второй элемент ЙЛИ-НЕ 12. Перемножитель 4 перемножает Б, и Я, а произведение БЯз поступает на третий сумматор 9, на второй вход которого поступает величина Б пос 57851 3ле возведения Б в квадрат в квадратторе 6. С выхода третьего сумматора9 сумма С = БгЯ + Б поступает натретий элемент ЙЛИ-НЕ 3, Одновременно сигналы Б, и Я поступают отдельно на четвертый и пятый элементыИЛИ-НЕ 14 и 15 соответственно.Если на входы всех элементов ИЛИНЕ 11-5 поступают все нулевые зна О чения цифрового сигнала ( 4 = Ь = С == 0; Б = Я-" О), то на соответствующих входах первого элемента И 18появляются только сигналы логической"1". Число М флагов маркирования 15 подсчитывается счетчиком 10 с пятоговхода 28 и поступает на вход первогопорогового элемента 21 для сравненияс заранее заданным ограничительнымчислом Е, . Если удовлетворяется не" 2 О равенство И с Е то на выходе элемента 21 и соответственно на шестомвходе первого элемента И 18 появляется сигнал логической "1". Результирующий единичный сигнал на выходе.25 элемента И 18, поступающий на выход29, свидетельствует об отсутствииошибок в сигнале на входе декодера.На остальных выходах 30 и 31 анализатора в это время появляются нули. ЗО Если на выходах элементов ИЛИ-НЕ11-13 по-прежнему наличествует сигнал.логической "1" (А = 6= С= О), а навходах элементов ИЛИ.-НЕ 14 и 15 по.являются ненулевые значения сигналов, 35 соответствующие Я о0 и Я1 О, гопосле инвертирования на элементахНЕ 16 и 7 сигналы с выходов элементов 14 и 15 поступают на соответствующие входы второго элемента И 19 4 О в виде сигналов логических 1. Если, кроме того, со счетчика 10 навход второго порогового элемента 22поступает число М сосчитанных флагов маркирования, удовлетворяющеенеравенству Ир с Е, где Е - огра 7ничительное число,то на выходе элемен-.та 22 появляется сигнал логическойИ И1 , поступающий на шестой вход второго элемента И 19. На выходе последнего появляется сигнал логической5 Оии1поступающий на второй выход 30устройства и свидетельствующий оналичии одной ошибки во входном сиг,нале.На других выходах 29 и 3 анали 55затора в этом случае появляются нулевые сигналы.1Если на выходах элементов ИЛИ-НЕ11-13 появляются нулевые сигналы1257851 Анализатор синдрома помехоустойчивого декодера, содержащий перемножители с первого по четвертый, первый и второй квадраторы, первый, второй и третий сумматоры, элементы ИЛИ-НЕ с первого по шестой, первый и второй элементы НЕ, первый и второй элементы И, первые входы первого и третьего перемножителей объединены с соответствующими входами четвертого элемента ИЛИ-НЕ и подключены к 30 первым входам устройства, первые входы второго и четвертого перемножителей объединены с соответствующими входами первого квадратора и подключены к вторым входам устрой ства, вторые входы первого и второго перемножителей объединены с соответствующими входами второго квадратора и подключены к третьим входам устройства, вторые входы третьего 40А Ф О, ЬО, СО), а число Б флагов маркирования с входа 28, сосчитанное счетчиком 10, удовлетворяет неравенству Б ) Ез, где Кэ - ограничительное число, что соответствует нулевому сигналу на выходе третьего порогового элемента 2 З, то на выходе шестого элемента ИЛИ-НЕ 20, появляется сигнал логической 1 который поступает на третий выход 31 устройства, свидетельствуя о наличии двух и более ошибок во входном сигнале декодера.Таким образом, осуществляется "разбраковка" входных сигналов декодера по числу ошибок. Формула изобретения и четвертого перемножителей объединены с соответствующими входами пятого элемента ИЛИ-НЕ и подключены к четвертым входам устройства, выходы первых перемножителей и квадратора соединены соответственно с первыми и вторыми входами первого сумматора, выходы второго и третьего перемножителей подключены соответственно к первым и вторым входам второго сумматора, выходы четвертого перемножителя и второго квадратора соединены соответственно с первыми и вторыми входами третьего сумматора, выходы 5 всех сумматоров подключены к входамсоответствующих элементов ИЛИ-НЕ, выходы которых соединены с соответствующими входами первого и второго элементов И и шестбго элемента ИЛИНЕ, выходы которых являются соответственно первым, вторым и третьим .выходами устройства, выходы четвертого и пятого элементов ИЛИНЕ соединены с соответствующими входами первого элемента И и через первый и второй элементы НЕ - с соответствующими входами второго элемента И, о т л и ч а ю щ и й с я тем, что, с целью повышения достоверности выходной информации, в него введены первый, второй и третий пороговые элементы и счетчиквход которого.является пятым входом устройства, а выходы подключены к соответствующим входам первого, второго и третьего пороговых элементов, выходы которых подключены соответственно к шестому входу первого элемента И, шестому входу второго элемента И и четвертому входу шестого элемента ИЛИ НЕ,1257851 Составитель О. РевинскийТехред И.Верес Корректор В, Бу Петро Редактор каз 5041/58 д. 45 Проектная, 4 Производственно-полиграФическое предприятие, г. Уж Тираж 816 ВНИИПИ Государств по делам иэобре 13035, Москва, ЖПодписноенного комитета СССений и открытий.