G06F 7/385 — G06F 7/385

Номер патента: 542994

Опубликовано: 15.01.1977

Авторы: Боюн, Гаврилюк, Козлов

МПК: G06F 7/385

Метки: действия, накопительный, параллельного, сумматор

...И, второй вход которого подключен ко второму входу второго элемента И младшего из этих разрядов, а выход - к выходной шине, входы шестых элементов И соседних разрядов подключены через восьмой элемент И к первому входу девятого элемента И, второй вход которого подключен ко второму входу второго элемента И младшего из этих разрядов, а выход - к выходной шине.На чертеже приведена схема описываемого сумматора.Он содержит в каждом разряде первые триггеры 1, вторые триггеры 2, блоки анализа 3, первые, вторые, третьи, четвертые и пятые элементы И 4, 5, 6, 7 и 8, инверторы 9, элементы запрета 10; управляющую шину 11, входную шину 12 и выходную шину 13, шестые, седьмые, восьмые и девятый элементы И 14, 15, 16 и 17.Первое слагаемое находится в...

Номер патента: 544963

Опубликовано: 30.01.1977

Авторы: Зайдель, Фишер, Чувилина

МПК: G06F 7/385

Метки: знака, поразрядного, результата, сложения, формирования

...= - (А+ В) В этом случае блок управления 5 формирует сигнал, который с выхода 13 поступает на вход элемента И 7 и запрещает передачу знакового разряда вычитаемого В на вход 9 сумматора-вычитателя 4. Уменьшаемого Л из регистра 2 попадает на вход 10 сумматора-вы читателя 4 последовательно со знаковым разрядом. При сложении знаковых разрядов уменьшасмого и вычитаемого в знаковом разряде суммы получается знак, соответствующий знаку уменьшаемого Л.При сложении чисел с разными знаками или вычитании с одинаковымп блок управления 5 по входу 11 переводит сумматор-вычитатель 4 в режим вычитания, причем знак результата определяется как знаками операндов, так и модулями уменьшаемого и вычитаемого, что видно из приведенных выражений (2):(2)...

Номер патента: 546882

Опубликовано: 15.02.1977

Авторы: Радченко, Стоенко, Харитонов

МПК: G06F 7/385

Метки: суммирующее

...о блока 9 формирования условий для групп разрядов равно округ(пленному в сторону увеличения 1 од- ),)где и - разрядность суммируемых чисел,1 - максимальная разрядность группы,условия для которой могут быть сформированы одной ступенью логических элементов, на вход которой 40 заведены кодовые шины операндов,т - максимальное число условий, изкоторых одной ступенью логических элементов может быть сформировано одно условие.4 б Узел 14 основных условий первой ступениформирует условия для групп разрядности 1 14(Ц.Разрядность групп, основные условия длякоторых формирует узел 14 любой -й ступени (с=2 ч) в т; раз (т;(т) больше разрядности групп, условия для которых формирует узел основных условий предыдущей (ю - 1)-й ступени, при этом...

Номер патента: 554537

Опубликовано: 15.04.1977

Авторы: Боюн, Писарский

МПК: G06F 7/385

Метки: массива, п-разрядных, суммирования, чисел

...последовательными входами счетчиков 2. Управляющие входы вентилей 4 соединены с первым выходом 9 устройства управления 7, Группа вентилей 3 старших разрядов включена между т параллельными выходами счетчика 2 старших разрядов и младшими т входами 10 сумматора 1, последующие группы вентилей3 включены между параллельными выходами и входами соседних по старшинству счетчиков 2. Управляющие входы всех групп вентилей 3, а также параллельные входы счетчика 2 младших разрядов соединены со вторым выходом 11 устройства управления 7. Последовательные выходы п счетчиков 2, начиная со старших разрядов, соединены с единичными входами 12 и триггеров регистра 5 соответственно, выходы которого через и дополнительных вентилей 6 соединены с и входами...

Номер патента: 558276

Опубликовано: 15.05.1977

Авторы: Долголенко, Кулаков, Луцкий

МПК: G06F 7/385

Метки: выполнения, множеством, одновременного, операций, сложения, чисел

...с и-ым и (и+1)-ым входами узла формирования частичного результата 7, выход триггера 3 хранения младшего разряда частичного результата соединен со входом элемента И 8 и с суммирующим входом узла формирования частичного результата, выход элемента И 8 соединен с (п - 1)-ым входом регистра 2 частичного результата +1) -го блока, выход триггера 4 формирования окончательного результата соединен с входом элемента И 8 и входом триггера формирования окончательного результата +1)-го блока, вход триггера формирования окончательного результата соединен с выходом триггера формирования окончательного результата ( - 1)-го блока, выход младшего разряда узла формирования частичного результата соединен с входом триггера хранения младшего разряда...

Номер патента: 567172

Опубликовано: 30.07.1977

Авторы: Левитин, Стоенко

МПК: G06F 7/385

Метки: вычитания, запятой, плавающей, чисел

...мантиссы второго слагаемого из содержимого регистра 2 вычитается 1. После каждого вычитания производится сравнение порядков, содержи 5 10 15 20 25 30 35 40 45 50 55 60 65 мое регистра 1 суммируется с содержимым регистра 2. Сдвиг мантиссы вправо производится до тех пор, пока либо П не станет равным П либо мантисса не станет равной нулю.Рассмотрим сдвиг вправо мантиссы второго слагаемого. После нормализации мантиссы первого слагаемого при ПП 2 первый сдвиг вправо мантиссы второго слагаемого не производится, но порядок в регистре 2 корректируется на- 1. Пусть после этой коррекции П равен П 2. Тогда следующим шагом будет суммирование мантисс. Однако, та как сдвиг мантиссы второго слагаемого не производился, то в одноименных разрядах...

Номер патента: 571809

Опубликовано: 05.09.1977

Автор: Василенко

МПК: G06F 7/385

Метки: сложения, чисел

...входные регистры и группы элементов И, Входы входных регистров соединены с шинами исходных чисел, а выходы попарно подключены ко входам двухвходовыхсумматоров4).Недостатком такого устройства являетсябольшое количество оборудования, котороерезко увеличи я с ростом числа складываемых чисел,Целью изобретения является упрошениеустройства,Для достижения атой цели в предлагаемомустройстве выходы двухвходовых сумматоровподключены к первым входам Юетов И, ко вторым входам кот чена шина сигнала пере ход оединены с другими вход х и/2 вных регистров;На чертеже представлена структурная схема устройства,Устройство содержит двухвходовые сумматоры 1, входные регистры 2 группы алвментов И 3, шины исходных чисел 4, шинусигнала передачи 5 и шину...

Номер патента: 572784

Опубликовано: 15.09.1977

Авторы: Блохин, Рябчук, Шарапов

МПК: G06F 7/385

Метки: вычитающее, частотно-импульсное

...в единичное состояние, на выходеэлемента И - НЕ 5 появляется импульс, запускающий мультивибратор б. Импульсом на вы 30 ходе мультивибратора триггеры 1 и 2 уста572784 Е навливаются в нулевое состояние, и пришедший вслед за этим импульсом импульс частоты Е, пе проходит на выходную шину устройства, а только устанавливает триггер 1 в единичнос состояние (па фиг. 2 интервал времени 5 1 з - 1 з) Элементы НЕ 7 и 8 запрещают прохождение импульсов через элемент И - НЕ 5 на время действия входных импульсов, чтобы исключить возможность укорочения выходных импульсов вычитающего устройства (на фиг.2 1 О интервал времени гз - 4)В случае, когда Рз)Гь работа устройства аналогична описанной выше с той лишь разницей, что импульсы разностной...

Номер патента: 572785

Опубликовано: 15.09.1977

Авторы: Амлинский, Брик

МПК: G06F 7/385

Метки: двух, разрядных, сложения, суммирующее, чисел

...И второй группы - с соответствующими единичными выходами 5 сумм сумматора. Выходы 18 и 19 элементов И соответствен,но первой 11 и второй 12,групп попарно поразрядно соединены с входами 20 соответствующих выходных элементов ИЛИ 13.Суммирующее устройство работает следующим ооразом.Сумматор 1 с условньгми суммаи производит сложение двух т-разрядных двоичных чи- сел, поступающих на его информационные входы 2, и формирует сигналы суммы в двух модификациях: нулевые 4, представляющие собой сумму двух т-разрядных чисел, поступивших на входы 2, и единичные 5, представляющие собой сумму этих же двух чисел и еще одной единицы младшего разряда. Иными словами, сумматор с условными суммами вычисляет две суммы - одну (нулевые выхо- ды) при условии,...

Номер патента: 575649

Опубликовано: 05.10.1977

Авторы: Ещин, Заволокин, Заровский, Петрова, Юферова, Ясногородская

МПК: G06F 7/385

Метки: к-ичных, разрядных, сумматор, чисел

...соответствующегоразряда вы.сэдного числа 4. Сигналы на выходахблоков 5 и индикатэрэв неисправности 6отсутствуют, блоки разрешения обмена 7и перебора сочетаний 8 находятся в исходном состоянии, 45При возникновении отказов в некоторойгруппе суммирующих блоков 1 выходящихиз строя менее Е + 1 блоков 1, на .выхсдах соответствующих индикаторов неиспрааности 6 появляются сигналы, однако блэки 50разрешения обмена 7 и перебора сочетаний8 остаются в исходном состоянии и перестройка не происходит. При таких же отказахв нескольких группах суммируюших блоковустройство работает аналогично, 55При выходе из строя в некэтэрэй группеЕ +1 суммирующих блоков 1 на выходесээтветствуюшегэ блока обнаружения эшибок5 кратности Е +1 появляется сигнал, который...

Номер патента: 579613

Опубликовано: 05.11.1977

Авторы: Бащенко, Зинченко, Лагин, Черкашин

МПК: G06F 7/385

Метки: вычитаний, последовательного, сложения, чисел

...вход которого подключен к выходу элемента И 5, а второй вход - ко второму упранляющему входу 12 устройства.Устройство работает следующим образом.В режиме сложения двоично-десятичных чисел слагаемые заносятся н ре в гистры 1 и 2. Далее режим сложения обеспечивается подачей синхроимпульсов в цепи сдвига (на чертеже не показаны) этих регистров. В результате сдвига чисел на сумматоре-вычитателе 3 с цепью переноса, включающей элемент задержки 4 и элемент И 5, выполняется процесс сложения кодов десятичных цифр как двоичных чисел.Результат сложения заносится в регистр 1. С помощью элемеита И 5 при отсутствии сигнала на шине б осуществляет-. ,ся блокировка сигнала переноса при коррекции. По окончании процесса сложения кодов цифр каждой декады...

Номер патента: 583431

Опубликовано: 05.12.1977

Автор: Скобликов

МПК: G06F 7/385

Метки: вычисления, разности

...устройства,Статическое время хранится в числовомрегистре 1, а значение текущего временив числовом регистре 2, Выходы младших/разрядов (сек., мин) регистров 1 и 2 сое,.динены со входами вычитателя 3, Выходыстарших разрядов (сек, мин) регистров 1и 2 соединены со входами вычитателя 3,выходы старших, разрядов (часов) регистров 1 и 2 - с входами блока сравнения 4,на управляюший вход которого поступаетсигнал переноса с выхода переноса вычита583431 илиад .АППП "Патент",Ужгород, ул. Проектная теля 3. Выход блока сравнения 4 соединейс входами элементов И 5 блока, другиевходы которых соединены с выходами вычиттеля 3.В устройстве реализован метод вычисле" 5ния разности заключающийся в том, чтопроизводится вычисление разности, толькомладших разрядов...

Номер патента: 585494

Опубликовано: 25.12.1977

Авторы: Журавлев, Масленников

МПК: G06F 7/385

Метки: параллельный, сумматор

...устройство содержитэлементы И 1 и 2, элемент ИЛИ 3, счетный триггер 4, выполненный на триггерах 5, б и 7 с раздельными входами,каждый иэ которых выполнен из двух элементов И-НЕ, элементы И 8 и 9 и элемент ИЛИ 10Первая тактовая шина 11 подключенапервому входу элемента И 1, вторая тактовая шина 12 - к первомУ входу элемента И 2. Вторые входы элементов И 1 и 2 соединены соответственно д входом разряда слагаемого 13, с входами элементов И 8 и 9 и с входом переноса из младшего разряда 14. С выхода элемента ИЛИ 10 снимается сигнал переноса из данного разряда 15, Сигнал суммы снимается с прямого выхода триггера 7.6Суммирование чисел осуществляется в два такта. В первом такте формируются поразрядные суммы Я и переносы С...

Номер патента: 588543

Опубликовано: 15.01.1978

Авторы: Дорощенков, Качуровский, Чередниченко

МПК: G06F 7/385

Метки: двоичных, сложения, чисел

...нулевом состоянии, тактовые импульсы не проходят на их входы через элементы И 2, так как с дешифраторов нуля 4 на вторые входы элементов И 2 поступает запрещающий сигнал, одновременно поступающий на входные шины преобразователя кодов 5. При этом на всех выходных шинах преобразователя кодов 5 устанавливается сигнал О, т. е. на вход сумматора 6 во всех разрядах поступает О. После записи в вычитающие счетчики 3 суммируемых чисел дешифраторы нуля 4 этих счетчиков выдают разрешающие сигналы на элементы И 2, при этом тактовые импульсы генератора 1 подаются на входы вычитающих счетчиков 3. Одновременно с этих дешифраторов нуля 4 сигналы поступают на входные шины преобразователя кодов 5, преобразующего количество входных сигналов в двоичное...

Номер патента: 590731

Опубликовано: 30.01.1978

Авторы: Караханьян, Хачатрян

МПК: G06F 7/385

Метки: сложения

...б подключены к входам полусумматора 8, выход 19 полусумматора б и590731 выход 20 полусумматора 7 - к входам полу- сумматора 9, а выход 21 полусумматора 8 и выход 22 полусумматора 9 - к входам полу- сумматора 10. Сигнал переноса из предыдущей группы в данную группу поступает на 5 вход 28 полусумматора 1. Выходы 24 27 полусумматоров 1, б, 8, 10 соответственно являются разрядами окончательной суммы в группе, а выходы 28 - 81 полусумматоров 4, 7, 9, 10 соединены с входами элемента ИЛИ 10 82.Работает устройство следующим образом.В первом такте цифры разрядов первого и второго слагаемого - а аь аз, а 4, Ьь Ь 2, Ьз, Ь 4 складываются в полусумматорах 1, 2, 3, 4, при этом на выходе 24 полусумматора 1 вырабатывается значение первого...

Номер патента: 595729

Опубликовано: 28.02.1978

Авторы: Глухова, Пешков

МПК: G06F 7/385

Метки: десятичных, сложения, чисел

...11 и блока коррекции 16 И в триггерах 57 переноса блока управления занесением кода слагаемого в сумматоп 27 устанавливается нулевое значение.В тетоадах 5 сумматооа 1 устанавливается код 0110. Циклическое сммировэнцсдесятичных операндов начинается по сигналу блока управления 40, который появляется одновременно с поступлением по кодовьм шинам слагаемых 38 первого слагаемого (Операцда 1, который заносится в регистр с.чагалОго 11 ц блок коррекции 16.Если знак первого операнда отвццатсл 1,н 1,ц 1, то его тетрады фиксирчотся в блоке коррекции 16 в обратном коде, а в регистре слагаемого 11 - в инверсном коде. В этом случае на выходе 49 блока управления 40 будет присутствовать сигнал, что при н левых значениях во всех триггерах 57 переноса...

Номер патента: 595730

Опубликовано: 28.02.1978

Автор: Комлев

МПК: G06F 7/385

Метки: времени, вычитания, двоичнодесятичных, кодов

...Х-Х 8 и У, 1,-У 1 единиц ЧЯСОЬЛ ц Л 2 О Х 2 Ь Л 22 И 1 )ь 1 20) с 2 с 1 22 с ДСС 51 ков часов - -Л Х и У 2, У 2,. НескорректироБанный код разности /2, 725, с выхода четырсхразрядного параллельного зычитатсля 2 поступает на входы узла коррекции 3. Сигнал заема С., поступает на младщий разряд следующсго параллельногостырхразрядного ДвопсиОГО БЫ 1 ПТс 1 ТС.,151 О И Иа УЗСЛ КОРРСКЦИИ а. П я БЫХОдС уЗЛ 2 Корр К 113, СОСТ 051 щ Ч 0 из трех одноразрядных вычитателсй, формиру- СТСЯ КОД РЯЗИОСТП Г 1, ) Ч Р 2, /ПРсСМ 212 Ял 1 ПИЙ РаЗРЯЛ УПС ЕОРРЕКТИРУСТСЯ. То шо также происходит гы:итанис во вссх гругшах из четырех рязрядо .НЕСКОРРСКТИРОБЯППЫ КОЛ РаЗПОСтп с,О,с выхода параллельного трсхразрядного Двоичного вычГгатсля 8 гоступаст на входы узла...

Номер патента: 596943

Опубликовано: 05.03.1978

Авторы: Брик, Лушпин

МПК: G06F 7/385

Метки: двоичных, разрядных, сложения, чисел

...со входами переносов младших разрядов соответствующих сумматоровпоследующих ступеней,Структурная схема устройства изображе-на на чертеже,Устройство состоит из тп -разрядныхсумматоров 1, расположенных ступенями2-4, Выходы сумм сумматоров 1 предыдущей ступени (2,3) соединены с соответствуюшими входами операндов сумматоров 15 в сумсоот(2 тп+1) Известны устройства для сложения нескольких чисел, состояшие из последомтельно соединенных ступеней, в которыхвыходы предыдущего слоя соединены совходами последуюшего слоя 11, 2)Однако неоднородность структуры такихустройств затрудняет применение большихинтегральных схем для их построения,Наиболее близким техническим решениемк изобретению является устройство длясложения Ив тт.-разрядных,...

Номер патента: 598071

Опубликовано: 15.03.1978

Авторы: Белкин, Пахунов

МПК: G06F 7/385

Метки: двоичный, параллельный, сумматор

...Е С , (1)где и номер разряда сумматора; .15Яп значение разряда суммы двух чисен А Я 1, слагаемые;Спперенос нз младшего разряда. Г 1 рн этом перенос С из 33-го разрядаза формируется одновременно дпя каждого разряда ио формулеи п )м- п: п-у п) и +.Т иТд2 п - Кп Сягде Еп = Аи)3 пТи = АЮВл.Элемент И-ИЛИ-НЕ 1 вырабатывает сигнал элемент И-ИЛИ-НЕ 2 вырабатываетсигнал Т 1, эпемент И-НЕ 3 инвертируетсигнап 3 эпемент И-ИЛИ-НЕ 4 вырабаты-,-вает сигнал переноса бэпемент И-НЕ 5 инвертирует си гнан Гц элемент И-НЕ 6 выр абаты ваетсигнап 8,СигнапыСо, К-К, Т-ТсвырабатыЫаются в мпадших разрядахсумматора. 40В каждом разряде слагаемые Аи ИП подаются параппепьно на входы эпементов.И-ИЛИ-НЕ 1 и 2, в результате чего на выходе вырабатываются сигнапы...

Номер патента: 598072

Опубликовано: 15.03.1978

Авторы: Жабин, Корнейчук, Тарасенко

МПК: G06F 7/385

Метки: вычитания, сложения, чисел

...для предс,авпения операндов испопьзуется симметричная избыточнаядвоичная система счиспения с цифрами 2,1,01,2,Пифры 2,1,1 и 2 кодируются сЬответственно тремя разрядами неизбыточного двоичного кода 101, 110, 001 и 010,а цифре 0 соответствует код 000 нли 111.Перед выполнением операции спожениятриггер 10 устанавливается в единицу, атриггеры 5 и все разряды сумматора 1устанавливаются в нупевое состояние. Слагаемые на входы устройства поступают состарших разрядов, причем к начапу каждогого цикла вычисления на шины 4 первогослагаемого поступает код 1-го разряда первого слагаемого, а на шины 11 второго слагаеЬмого поступает код-го разряда второгослагаемого. В процессе сложения эпементйИ 8 допопнитепьной группы закрыты триггером 10, В...

Номер патента: 601691

Опубликовано: 05.04.1978

Авторы: Боюн, Малиновский, Писарский

МПК: G06F 7/385

Метки: п-разрядных, суммирования, чисел

...устройстводля суммирования и -разрядных чисел,содержащее сумматор, блок управления,и входных элементов И, первые входыта которых соединены с первым выходом блока управления, счетчики и элементы "И" 3Недостатками этого устройства являются;Например, для случая К =1000, И =30 и где 1 - задержка переноса в одном разряде сумматора;1- длительность импульса;ф - время задержки нарастания фронта 10 на выходе схемы И; иолучим выигрыш по быстродействию для предлагаемого устройства по сравнению:- сумматором со сквозным переносомЯ =9 раз;- сумматор с частично-групповым переносом при числе групп равным шести 20Й =6 раэ;- сумматор с параллельным переносомЯ = З,ЗФ 4,8 раэ,Кроме существенного выигрыша по быстродействию, предлагаемое устройство...

Номер патента: 607216

Опубликовано: 15.05.1978

Автор: Дубовец

МПК: G06F 7/385

Метки: вычитания, десятичных, чисел

...сумм полусумматоров 7 и 8, а также выход элемента 2 И - ИЛИ 9 являются выходами 14 - 17 устройства.Одноразрядные двоичные вычитатели 1 - 4 могут быть синтезированы по нижеприведенным логическим уравнениям:я,.:х, уч ху,.чача,чх; учх; у;чб; чхц чх;у а.,= х, у ч х; у,. ч а, ч х; у;30 где х; - сигнал уменьшаемого в 1-м разряде;3, - сигнал вычитаемого в 1-м разряде; с 1, -- сигнал заема из 1-го разряда;К - сигнал разности в 1-м разряде;г.+4 - сигнал заема из старшей тетрады. Эти вычитатели имеют три входа: уменьшаемого х;, вычитаемого ; и заема с 1;.Полусумматорыи 8 являются типовыми комбинационными и подключены соответственно к одноразрядным вычитателям 2 и 3. Между собой полусумматоры соединены цепью переноса. Полусумматор 7 по первому...

Номер патента: 612245

Опубликовано: 25.06.1978

Авторы: Попенко, Черный, Якунин, Яснопольский

МПК: G06F 7/385

Метки: сумматор

...и инверсными выходами знаковыхразрядов датчиков 2 диапазонных слага"емых.устройство работает следующим об"разом.3 исходном состоянии устройствана выходах датчиков 1 и 2 находятсякЬды слагаемых, счетчик б регенерациии триггер 9 установлены в нулевое состояние, в счетчике 15 результата находится результат алгебраического сло"женин чисел в предыдущем цикле.С приходом первого импульса генератора 4 импульсов на счетчик б регенерации через элемент 5 задержка дешиФратор 7 вырабатывает сигнал установкисчетчика 15 результата в нулевое состояние.Второй импульс генератора 4 вызоветизменение кодового набора на выходахсчетчика б регенерации, и на другомвыходе дешифратора 7 появится сигналпереноса кода основного слагаемого,который откроет первую...

Номер патента: 613322

Опубликовано: 30.06.1978

Авторы: Брюхомицкий, Мельник

МПК: G06F 7/385

Метки: вероятностный, сумматор

...в качестве вероятностного сумматора элемента ИЛИ с дополнительной организацией компенсации ошибки, вносимой этим элементом, В результате пропу скания некоррелированных случайных двоичных последовательностей через элемент ИЛИ на его выходе образуется неполная сумма этих последовательностей,Р (гц) = Р (х) + Р (у) - Р (х) Р (у), (1) Операция полного суммированияР(г) = Р(х)+ Р(у) (2)сумма этих последовательностей: 15 в предлагаемом вероятностном сумматоре осуществляется путем компенсации ошибки, вносимой в выражение (1) произведением Р(х) Р(у). Для этого неполная сумма Р, образованная в соответствии 20 с выражением (1), дополняется произведением Р (х) Р (у):Р(г) = Р(г) + Р(х) Р(у). (3)Работает сумматор следующим образом. 25 Случайные...

Номер патента: 623203

Опубликовано: 05.09.1978

Авторы: Венедиктов, Златкин, Механошина, Мытаркин

МПК: G06F 7/385

Метки: дельтамодулированных, сигналов, суммирования

...воемя, причем порядок чередования символов 1 и 0 с точовой ши я выход ент НЕ перво а ю щ е не, а выход ом устройства выход кото му входу триге с я тем, одключен к такт триггера являетс элемент ИЛИ, элем рого подключен к гера, о т л н ч Формула изобретен рования дельлов, сОдержацд которого под.б 5 ки зрения искажений квантования не,существенен, особенно при небольшихвеличинах е,На Фиг.1 дана структурная схемапредлагаемого устройства, где обозначены входы 11 -1, суммируемых ДИ-сигналов, элемент НЕ 2, элемент задержки 3элемент ИЛИ 4, счетчик импульсов 5,Формирователь.длительности импульсовб, триггер 7, тактовая шина 8 и выход.9 устройства.На Фкг.2 приведены временные диаграэвы работы устройства, где номервременной дкагрееаа соответствует...

Номер патента: 625204

Опубликовано: 25.09.1978

Автор: Крылов

МПК: G06F 7/385

Метки: двоичных, сложения, чисел

...7, блок 8 подсчета количества единиц сумм и переносов и блок управления 9. Йостигается это тем, что устройствосодержит блок подсчета количества еди 15ниц сумм и переносов, входы которогоподключены к выходам сумм и переносовосновного накапливающего сумматора,Алгоритм сложения имеет вид 20 Сравнение+ С - Р2 Справедливость этого алгоритма может быть проиллюстрирована на примере.с 40 сложения двоичных чисел. Сложение в случае, когда ошибокнет,50Контрольные разряды (количества 1" в каждом числе) Складываемые числа ППИППП0110111000111010 С=э С=5 Сл=4 Р=6 0101 01 ОО 1001 1 01 01 000 Целью изобретения является повышение достоверности выпопнения сложения путем построения устройства сложения двоичных чисел, позволяющего обнаружить любое...

Номер патента: 634274

Опубликовано: 25.11.1978

Авторы: Жабин, Корнейчук, Макаров, Тарасенко

МПК: G06F 7/385

Метки: сложения, чисел

...установки в нуль 30 триггеров 16, - 16. Ко вторым входам элементов )Л 19 - 19 и элементов запрета 20; - 20 подк; ючен управляюгций вход 22, а управляющий вход 24 подведен ко вторым входам элементов И 18 - А.Устройство работает следующим образом.В исходном состоянии в функциональных регистрах 1, 2 и в выходном регистре 6 записаны нули в каждом разряде. К началу каждого 1-го цикла работы на входы 9 - 9 поступают 1-е цифры операндов, представ ленных в избыточной двоичной системе счисления с цифрами 1 О, 1,2. Операнды, общее количество которых равно к, поступают в устройство, начиная со старших разрядов.Значение очередного разряда каждого 1-го 45операнда (1 = 1, 1) кодируется сигналами на входах 9 ге- и 9 . Цифре 2 соответствует...

Номер патента: 634275

Опубликовано: 25.11.1978

Авторы: Авилова, Мельник, Шпилевский

МПК: G06F 7/385

Метки: двоичных, п-разрядных, суммирования, чисел

...0011 100 - п ямой ко ез льтар др ута К-го сложения;- 0000 1 О - (К + 1) -ое слагаемое;(О- 0100 010 -- прямой код результата (К + 1) -го сложения.Греобрдзуя дополнительный код на выходах 3, 10, 11 устройства в прямой, получаем, что результат (К + 1)-го сложения равен - - 0.01000 О, т. е. совпадает с результатом сложения отрицательных чисел в прямых колах.Устройство в этом случае работает следуюсццм образом. Сложение дополцитель ных колов отрицательных чисел а и в приводит к переполнению числовых разрядов сумматоран перенос со стя)иего числового разряда цереклкгцяет знаковый разрял сумматора 1 ц 0. 11 оскольку в знаковом рязряле сн тццкя 9, хранипего число55 (. =- .11(Н), ндхолнтся 1, то срабатывает элемент 4, цспсс с ныхолд которсно...

Номер патента: 637811

Опубликовано: 15.12.1978

Авторы: Мартынюк, Николаев, Попова, Ромашкина

МПК: G06F 7/385

Метки: последовательное, суммирующее

...1 подключен к выходной шине устройства, а выход переноса - к единичным входам триггеров 2 и 3, нулевые входы которых соединены с первой и второй тактовыми шинами. Первые входы элементов И 4 и 5 подключены к выходам соответственно триггеров 2 и 3, вторые входы соответственно - ко второй и первой тактовым шинам, а выходы ко вторым элементам ИЛИ 6, выход которого соединен с третьим входом одноразрядного сумматора 1.При работе суммирующего устройства ваказ 2637/4 Изд, Мо 142 Тираж 799 ПодписноНПО Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Типография, пр. Сапунова, 2 3сумматоре 1 производится поразрядное суммирование слагаемых, поступающих на его входы в последовательном коде, и...

Номер патента: 638959

Опубликовано: 25.12.1978

Авторы: Баня, Жабин, Корнейчук, Макаров, Тарасенко

МПК: G06F 7/385

Метки: алгебраического, сложения, чисел

...ИЛИ 8,В качестве сумматора 1 может бытьиспользован четырехразрядный комбинационный сумматор,Выходной регистр 2 может быть построен по схеме сдвигавшего регистра,Прием кода в выходной регистр 2 изсумматора производится с задержкой,которая определяется внутренним строением триггеров, из которых построенВыходной регистр 2 (триггеры с внутренней задержкой).Предлагаемое устройство работает слеДующим ОбРазом, В начальном состоянии выходной регистр 2 установлен в нулевое состояние.Алгебраическая сумма двух чисел вычисляется в (я 2 ) циклах каждый из которых состоит из 40 четырех тактов, где и - разрядность представления операндов.Иа управляющие входы 11, 12, 13 последовательно во,времени поступают управляющие сиГналы,К началу первого...