G06F 7/385 — G06F 7/385

Номер патента: 638960

Опубликовано: 25.12.1978

Авторы: Мингалеев, Павлов, Пластун

МПК: G06F 7/385

Метки: двоичный, сумматор

...- число 6 представляется отсутствием сигнала в первом разряде и положительными сигналами во 50втором и третьем разрядах.Положительный сигнал первого разряда первого слагаемого подается на первый вход троичного логического элемента 1, 55Тактовым импульсом первой Фазы первого такта считывается инФормация строичного логического элемента 1 исогласно логике работы элемента, приведенной в таблице, положительныйсигнал с троичного логического злекента 1 передается на первый входтроичных логических элементов 2 и 5; импульсом второй фазы положительныйсигнал с троичного логического элемента 2 передается на первый входтроичных логических элементов 3 и 4,а с троичного логического элемента 5передается на четвертый вход троичного ло ического...

Номер патента: 643871

Опубликовано: 25.01.1979

Авторы: Лысиков, Шостак

МПК: G06F 7/385

Метки: параллельный, сумматор

...Н=1). Действи 36 тельно, если Н =О, то ошибка в формировании Свызовет ошибки в формировании разрядных суммби 6, а следовательно, будет обнаружена контролем по четности, Если Н=1, ошибка75 в формировании Собязательно вызовет ошибку в формировании С, так кака=С,;: Ц;и будет обнаружена при сравнении переносов С, и С 4 Та ким образом, данный сумма тор позволяет обнаруживать все сочетания ошибок, вызываемые одиночной неисправностью сумматора за счет введения д /2 узлов дублирования формирования переносов и Д /2 узлов сравнения (где ц -разрядность сумматора),ф о р м у л в изобретенияПараллельный сумматор, содержащий в каждом разряде узел формирования параллельного переноса и узел,формирования разрядной суммы входы которого соединены с...

Номер патента: 651340

Опубликовано: 05.03.1979

Автор: Франц

МПК: G06F 7/385

Метки: вычитания, двоичнокодированных, десятичных, чисел

...входам вычитателя 2 подключены также шины десятичного переноса 7, 8 из предыдущего разряда устройства, а выходы переноса вычитателя 2 подключены к шинам десятичного переноса 9, 1 О в следующий разряд устройства.На выходы каждой декады устройства поступают значениясоответствующих декад уменьшаемого Х и вычитаемого у с регистра уменьшаемого 5 и регистра вычитаемого 6 В зависимости от сигналов на управляющих шинах 11, 12, подключенных к управляющим входам блока 1, значения вычитаемого У преобразуется в дополнении его до девяти (при сложении) или поступает на выходы блока 1 в непреобразованном виде (при вычитании).Вычитатель 2 производит вычисление двоичной разности Р уменьшаемого Х и вычи- таемого У . При этом в коде 8 - 4 - 2 - 1 могут...

Номер патента: 652559

Опубликовано: 15.03.1979

Автор: Брюхович

МПК: G06F 7/385

Метки: вычисления, к-разрядных, р-ичных, суммы, чисел

...входам Р-ичного сумматора, а выходы суммы и переноса каждого одноразрядного Р-ичного сумматора подкщочены к соответствующим выходам суммы и переноса Р-ичного сумматора.На чертеже изображена структурная36 схема описываемого устройства, содержащего п входных регистров 1 (где .И 4 Р+1), Р-ичные сумматоры 2, сумматоры 3 по модулю Р, Р-ичный сумматор 4 с распространением переноса, выходной регистр 8.С выходов регистров 1 слагаемые, каждый Р-ичный разряд которых представлен в коде "1 из Р, поступают пбпарно на входы сумматоров 2 первой ступени, каждый, из которых содержит М одноразрядных Р-ичных сумматоров. На выходах атих одноразрядных Р-ичных сумматоров образуется сумма по модулю4Р данного разряда и перенос в соседний старший разряд....

Номер патента: 653613

Опубликовано: 25.03.1979

Авторы: Букач, Границкий

МПК: G06F 7/385

Метки: импульсов, многоканальное, последовательностей, суммирования

...разряда сдвигового регистра 8 пять ячеек. Входы сброса триггеров первых разрядов счетчиков всех каналов объединены и подключены к выходу (п - 1)-го разряда сдвигового регистра 8 и т. д, соответственно по разрядам.Выход сдвигового регистра 8 подкл 1 очен ко входу управляющего сцетчика 9, выход которого подключен ко входу сброса динамического триггера 10. Вход тактовых импульсов динамического триггера 10 подключен к выходам блока управления 5. Вход включения динамического триггера 10 подключен к выходу выключения работы блока управления 5.К выходам счетчиков 1 всех каналов подключены первые входы элементов И - НЕ 1 обратной связи, вторые входы которых обьединены и подключены к выходу дополнительного элемента ИЛИ 12, первый вход которого...

Номер патента: 674018

Опубликовано: 15.07.1979

Автор: Платонов

МПК: G06F 7/385

Метки: суммирования

...Выхо ды сумматора 2 соединены со входами узла задержки 3,Узел задержки 3 состоит из двух четы О рехразрядных регистров с синхронизацией тактируюшими сериями импульсов Срр и С 0, сдвинутыми на полтакта. Узел задержки 3 используется для задержки наодин такт юго десятичного разрядного коэффициента суммы., Выходы узла задертВ первом сумматоре 1 разрядные коэффйциенты суммируются по правилам суммфоъайия двоичнйх чйсел в дополнитель ных кодах, %5В Отличие от второго 2 и третьего 6 сумматоров первый сумматор 1 является пятиразрядным. Пятый двоичный разряд необходим, чтобы не возниклопереполне иие разрядной сетки при суммированиис -ых десятичных разрядов.Во втором 2 и третьем 6 сумматорах переполнение произойти не может, так как система...

Номер патента: 681429

Опубликовано: 25.08.1979

Автор: Линков

МПК: G06F 7/385

Метки: два, модулю, сумматор

...к второмувходу дополнительного элемента И,выход которого является выходом сумматора по модулю два.На фиг. 1 дана функциональная схе-,ма сумматора по модулю два; на фиг.2 - его временные диаграммыОн содержит элементы ИЛИ 1, И 2,И-НЕ 3, элементы 4 и 5 задержки, дополнительный элемент И б,Сумматор по модулю два работаетследующим образом.Длительность сигнала (в), поступающего с выхода элемента ИЛИ 1 на входэлемента И 2,. равна суммарной длительности информационных сигналов (а, б) .Запрещающий сигнал (г), поступающийс выхода элемента И-НЕ 3 на вход элемента И 2, имеет длительность совпадающих частей информационных сигналов.Благодаря задержанному сигналу (а),проходящему через элемент 4 задержкина другой запрещающий вход элементаИ 2,...

Номер патента: 684541

Опубликовано: 05.09.1979

Авторы: Евдокимов, Пивен, Плющ, Пухов, Стеканов, Юдин

МПК: G06F 7/385

Метки: обратимый, сумматор

...М 4 ) Ху Хп1Ь 50; Чп 1 а, пгде-и число разрядов, равноправны всмысле распределения входных и выходных полюсов. Так при поступлении сла-.гаемых на полюсы х хк"., хпУЦЦп сумма в обратном коде обраэуется на полюсах 1, Йя, пто есть в этом случае последние являются выходными. При поступлении слагаемых на полюсы хххл2сумма в обратном коде образуется на полюсах ц , ц , , ц и припоступлении слагаемых на Е"п 9192", ц - образуетсяна х , х,. х ., Элементы задержки 3, включенные между выходамиэлементов НЕ 2 и соответствующимивходами одноразрядных, комбинационныхсумматоров 1, отключают на время переходного процесса выходы элементов.НЕ 2 от полюсов, которые в конкретномслучае являются входными, то есть импеданс элемента задержки 3 на время...

Номер патента: 686029

Опубликовано: 15.09.1979

Авторы: Бордыков, Буторин, Дыченко, Ибрагимов, Кессель

МПК: G06F 7/385

Метки: двух, разности, чисел

...чтов счетчике 1 записано число А(уменьшаемое), а в счетчике 3 - число В(вычитаемое); счетчик 3 в исходномсостоянии обнулен. Импульсы генерастора 4, поступая на входы счетчиков 6 1, 2, 3, вызывают появление на их выходах импульсов переполнения, соответственно через Е-А, Е-В, и Е тактов (где Е-емкости счетчиков) .Рассмотрим три возможных случая . соотношения между числами А и В.1 И1 ВИмпульс переполнения с выходасчетчика 1 появляется раньше, чем свыхода счетчика 2, давая тем сакымна ныход знакаплюс13 признактого, что результат вычитания должен иметь положительный знак. Этотимпульс также через элемент ИЛИ 8поступает на счетный вход триггера9, переводя его в нулевое состояние,разрешающее прохождение импульсовгенератора 4 через...

Номер патента: 686030

Опубликовано: 15.09.1979

Авторы: Прасолов, Свинорук, Телековец

МПК: G06F 7/385

Метки: двоичной, избыточной, системе, сложения, счисления

...соответствующего разряда слагаемых, апервая группа входов второго двоичного сумматора 4 соединена с шинами 8 положительных значений соответствующего разряда слагаемых.Вторые группы входов первого ивторого двоичного сумматоров 3 и 41-го разряда суммирования 2 соединены с выходами старших разрядов соответственно первого и второго двоичных сумматоров 3 и 4 младшего(1-1)-го разряда устройства. Выходмладшего разряда первого двоичногосумматора 3 каждого разряда устройства подключен ко входу первого элемента запрета 5 и к управляющемувходу второго элемента запрета б, авыход младшего разряда второго двоичного сумматора 4 подключен ко входувторого элемента запрета б и к управляющему входу первого элементазапрета 5. Выходные шины 9 и 10...

Номер патента: 693369

Опубликовано: 25.10.1979

Авторы: Мымриков, Швейко

МПК: G06F 7/385

Метки: двоично-десятичный, последовательный, сумматор-вычитатель

...чении на выходе первого одноразрядного сумматора 11 в тетраде суммы числа больше 9 или при возникновении межтетрвдного переноса на старшего разряда тетрады суммы, которое может быть устранено сложением результата первого одноразрядного сумматора 11 и выхода регистра 13 с корректирующим кодом шесть (0110) на втором одноразрядном сумматоре 22. Сложение на втором сумматоре 22 осу 10 шествляется также по правилам двоичной арифметики с учечом воэниквюших переносов. Нарушение кода при сложении мо-жет также возникнуть на выходе второго5 сумматора 22 цри сложении тетрвды суммы первого сумматора девять" (1001) с единицей межтетрадного переноса, возникающей при коррекции предыдущей тетрады. В атом случае также производится20 коррекция сложения с...

Номер патента: 693370

Опубликовано: 25.10.1979

Автор: Баранов

МПК: G06F 7/385

Метки: вычитания

...состояние элемент И 9 закрывается, а элемент И 10 открывается и начинает пропускать инвертированный двоичный код уменьшаемого с выхода регйстра 2 на его вход через инвертор 11, элемент И 10 и эле мент ИЛИ 13,Инвертированный код уменьшаемого записывается в ретистр 2 до тех пор5 6933пока на выходе регистра 2 не появитсяпервая единица двоичного кода уменьшаемого. Импульс первой (считая с номераразряда уменьшаемого, совпадающего сномером разряда млащдей единицы вычитаемого) единипы уменьшаемого поступает с выхода регистра 2 на закрытый нулевым выходом триггера 4 элемент И 9,на вход инвертора 11 и через элементИЛИ 12 на вход элемента 6 задержкина полпериода тактовой частоты. Этотимпульс с помощью инвертора 11 закроет элемент И 10,...

Номер патента: 696447

Опубликовано: 05.11.1979

Авторы: Корнейчук, Тарасенко, Цонев

МПК: G06F 7/385

Метки: комбинационный, параллельный, сумматор

...вход переиоса) . Поскольку связь между отдельными одноразрядными сумматорами прерывается при подаче на шину 3 логического 0 , на них мокно подавать одни и те же входные 40 наборы. При этом элементы И 10 и НЕИЛИ 11 фиксируют равенство выходных сигналов переносов всех одноразрядных сумматоров. Если же переносы должны быть равны 0, то на выходе элемента И 10 имеется О, а на выходе элемента ИЛИ-НЕ 11-1. Эта единица через элементы ИЛИ 9, И 8 и ИЛИ 4 появится на выходе сумматора 12, В случае, если на одном или нескольких входах переносов сигнал,не равняется 0, на выходе 12 появится 0 . Таким образом, будет установле,на ошибка при формировании переносов. Аналогично, если на всех вы- ходамиодноразрядных сумматоров долж на быть логическая 1,...

Номер патента: 696448

Опубликовано: 05.11.1979

Авторы: Лысиков, Шостак

МПК: G06F 7/385

Метки: зависимостью, переноса, сумматор, суммы, функциональной

...изобретения - повышение функциональной надежности сумматора.45Это достигается тем, что сумматор содержит в каждом разряде четвертый элемент НЕ, вход которого соединен с выходом узла формирования переноса, а выход цодключен к шине, значения энвер.5 сии переноса в последующий разряд сумматора.На,чертеже изображена схема одного разряда сумматора с функциональной зависимостью суммы от переноса. 55Один разряд сумматора содержит элементы И 1 и ИЛИ 2, формирующие соответственно функции генерации и транзита переноса, входы которых соединены с шинами разрядных слагаемых 3, 60 элементы НЕ 4 и 5,формирующие инверсии функций генерации и транзита переноса, входы которых соединены соответственно с выходами элемента И 1 и элемента ИЛИ 2, узел...

Номер патента: 696449

Опубликовано: 05.11.1979

Авторы: Телековец, Чиж

МПК: G06F 7/385

Метки: суммирующее

...Г (сумматора), в товремя как в известных суммирующихустройствах задержка сигнала определяется задержкой не менее трех эле-ментов, т.е, Г. ГФормула изобретенияСуммирующее устройство, содержащее два элемента И и два триггера,прямые выходы которых соединены спервыми входами соответственно первого и второго элементов И, о т л ичаюшеес я тем, что, с цельюупрощения устройства, оно содержит дваодноразрядных двоичных сумматора, вхо, ды первого из которых подключены кшинам положительных приращений входных аргументов устройства и выходупервого. элемента И, а входы второгок шинам отрицательных приращенийвходных аргументов устройства и выходувторого элемента И, выходы сумм первого и второго одноразрядных двоичныхсумматоров подключены ко...

Номер патента: 696450

Опубликовано: 05.11.1979

Авторы: Гречишников, Свинорук, Телековец

МПК: G06F 7/385

Метки: двоичной, избыточной, системе, сложения, счисления

...же разряда суммирования. Другие входы сумматора 5 1 -горазряда суммирования 2 соединены свыходом 8 (1 п)-го разряда первогодвоичного сумматора 3 ( 1 -2)-го разр да суммирования, с выходом ( и)-го. разряда второго двоичного сумматора4 ( 1 -1)-го разряда суммирования 1,с выходами положительной и отрицательной сумм сумматора 5 (-1)-го разрядасуммирования 1. Выходы результатов 9и 10 подключены к выходам сумматора5. Сумматор в избыточной двоичнойсистеме 5 (фиг,2) содержит одноразрядные двоичные сумматоры 11-14 иэлементы запрета 15, 16,Устройство работает следующим образом.При поступлении входных аргументовпо шинам 6 и 7, в двоичных сумматорах40 Таким образом, введение в кеждый из И разрядов суммирования двух двоич ных сумматоров, содержащих...

Номер патента: 705445

Опубликовано: 25.12.1979

Авторы: Дедулев, Шостак

МПК: G06F 7/385

Метки: переносом, сквозным, сумматор

...изобретения является обна ружение всех ошибок, вызываемых одиночной неисправностью сумматора, при контроле его работы по четности, т,е,повышение его функциональной надежности (вероятности получения достоверных результатов).Поставленная цель достигается тем, что сумматор содержит в каждом разряде второй элемент И, входы которого соединены с шинами значений разрядных слагаемых, а выход соединен с дополнительным входом узла формирования суммы, третий элемент И, входы которого соединены с выходом второго элемента И и с выходсм инверсного значения переноса .узла образования переноса иэ данного разряда, четвертый элемент И,первый вход которого череэ элементНЕ соединен с выходом элемента ИЛИ,а второй вход соединен с выходом прямонийляет...

Номер патента: 705446

Опубликовано: 25.12.1979

Авторы: Брюхомицкий, Мельник

МПК: G06F 7/385

Метки: вероятностный, сумматор

...8,9 задержки, элемент ИЛЙ10, элемент И 11, элемент НЕ 12,элемент И 13, элемент ИЛИ 14, последовательно соединенные блоки 15 50суммироВания реализаций, каждый изкоторых. состоит из элемента И 16,элемента 17 задержки, элемента ИЛИ18.Сумматор работает следующим образом.Входные йоследовательности Х и Учерез элементы задержки 8 и 9 поступают на входы элементов. ИЛИ 1 и И 3,первый из которых Формирует последовательность 11, а второй - последовательность Ы,Элемент задержки 4 выполняет рольстохастической развязки последователь иост ей 7-и д 1, которые затем поступают на входы элемента И 5,Последний Формирует поправку чР(1)которая через элемент б задержкипоступает на один из входов элементаИЛИ 7. На другой вход элемента ИЛИ 7поступает...

Номер патента: 708348

Опубликовано: 05.01.1980

Авторы: Горбунов, Дорошенко, Евсеев, Карлюка

МПК: G06F 7/385

Метки: вычисления, двух, разности, чисел

...в счетчике 2, больше числа, записанного в счетчике 3 (уменьшаемое больше вычитаемого), Тогда не первом выходе схемы 5 сравнения появляется резрешаюший потенциал, открывающий по первому входу элемент И 11, в не втором выходе схемы 5 сравнения - запрещающий потенциал, закрывеюший по первому входу элемент И 13, При установке в единичное состояние триггера 6 рвзрешеюшим потенциалом его единичного выхода открывается элемент И 8 и очередной импульс генератора 1 поступает не информационный вход счетчика 4. Счетчик 4 пе О реполняется и выходным импульсом, иодаваемым нв единичный вход триггера 7, устанавливает триггер 7 в единичное состояние. Разрешающим потенциалом единичного выхода триггера 7 открываются по вторым входом элементы И 11,...

Номер патента: 708349

Опубликовано: 05.01.1980

Авторы: Березовский, Киселев, Кузнецова

МПК: G06F 7/385

Метки: суммирующее

...навыходах элементов ИЛИ 11 и 12, подключенных ко входам элемента И 7. На выходе элемента И 7 вырабатывается импульс, который через элемент ИЛИ-НЕ 1325запретит по вторым входам работу элемента И 3 и 4. Поэтому на выходах 21 и22 импульсы не вырабатываются.Пусть на входы 15 и 16 (17 и 18)одновременно поступают положительные"О" и "ЬТогда на выходах элементов.И 1 и ИЛИ 1 А (И 2 и ИЛИ 12) одновременно будут выработаны импульсы. Импульс с выхода элемента И 1 (И 2) через элемент ИЛИ-НЕ 13 запретит по вторым входам элементы И 3 и 4 и поступитчерез элемент ИЛИ 8 (ИЛИ 9) с выхода21 положительного (22 отрипательного).4 Гприращения суммы на суммирующий (вычитающий) вход реверсивного счетчика,на который работает описываемое устройство,При этом, если...

Номер патента: 708350

Опубликовано: 05.01.1980

Авторы: Глинкин, Фесенко

МПК: G06F 7/385

Метки: вычитающее, частотно-импульсное

...импульсному входу элемента 6 И инулевому входу триггера 2.Устройство работает следующим образом,Входные последовательности импульсов частот ). и Р поступают соответственно на первый и второй входы устройстве (предполагается, что импульсы частот Р ине совпадают во времени),Если триггеры счетчика 1 находятсяв единичном состоянии, в триггере 2 записана единица и поэтому импульсы первой входной последовательности Р 1 поступают только на первый выход устройствачерез открытый элемент 4 И, образуявыходную последовательность Р, Импульсом второй входной последовательностиФпри этом разрешено прохождение толькона вычитающий вход счетчика 1 через открытый элемент 7 запрета. Если же триггеры счетчика 1 находятся в нулевом состоянии, единица...

Номер патента: 717763

Опубликовано: 25.02.1980

Авторы: Арцатбанов, Гречишников, Телековец

МПК: G06F 7/385

Метки: двоичной, избыточной, системе, сложения

...1, входы блока 11 формирования отрицательной :суммы и блока 12 формирования положительною переноса подключены к входным шинам 2 - 4 операндов А, В и В со- ответственно. Выход блока 11 формирования отрицательной суммы подкпюче 1 г через элемент 8 задержки к одному из входов блока 13 формирования положительнойсуммы и блока 14 формирования717763 Тв бпииа 3 6; рО; И =1 А О 0 0О "1 1 О О О О 1 1 11 О 1 На основании таблицы получимОкончательная сумма равна,+ + д-"1-2 1-1 1 .1-г 1- 1 .20Нв входные" шины 1 - 4 устройствапоследовательно разряд за разрядом, на"чиная с старшего разряда,поднЮтся операнды А, А В и В+ соответственно,Блок 11 формирования отрицательной сум,Змы подает на элемент 8 задержки зна - чения промежуточной суммы 6" . Задер"...

Номер патента: 731436

Опубликовано: 30.04.1980

Автор: Страхов

МПК: G06F 7/385

Метки: арифметическое, двоично-десятичное

...собой и являются вторым тактовымвходом устройства. Выходы блоков 9, 10анализа кодов первого и 11, 12 второго операндов на нуль соединены со входами соответствующих формирователей 27-35 счетныхи управляющих импульсов.Вторые входы формирователей счетных иуправляющих сигналов 27 - 35 являются управляющими входами, на которые подастсяпризнак операции, выполняемой устройством.Выходы блоков 9,.10 анализа кодов первого операнда на нуль соединены со входамиэлемента 13 И, выход которого. являетсявыходным сигналом конца операции устройства,5 10 15 20 25 30 35 40 45 50 551436 7 73Б основе работда двои цо-десятичного арифметнческоо устройства заложен принцип синхронного счета в декадах операнда и в декаде результата.В целях ускорения процессов...

Номер патента: 732864

Опубликовано: 05.05.1980

Автор: Стахов

МПК: G06F 7/385

Метки: кодов, сумматор, фибоначчи

...входом начала сложения блокаперезаписи информации, причем каждаяячейка блока перезаписи информации состоит из элементов И и элемента эадержки, вход которого соединен с пятым входом ячейки, а выход - с пятым выходомячейки - и с первыми входами первого,второго, третьего и четвертого элементовИ, вторые входы которых соединены соо 732864 6ветственно с первым, вторым, третьим и четвертым входами ячейки, а выходы со. .ответственно с первым, вторым, третьим и четвертым выходами ячейки.Кроме того, нормализатор состоит из однотипных ячеек по числу разрядов, каждая из которых содержит вход промежуточной сверхсуммы, вход запомненного сигнала, первый, второй, третий и четвертый входы связи, информационный вы ход, контрольный выход, первый и второй...

Номер патента: 734678

Опубликовано: 15.05.1980

Автор: Платонов

МПК: G06F 7/385

Метки: суммирования

...положительного переноса. Логическая формула этого управляющего сигнала имеет видПф: а (со), (1) где П + сигнал управления при положительном переносе;С - сигнал на выходах И-го двоИичного разряда первого сумматора 1.Второй управляющий сигнал П-образуется прц возникновении отрицательного переноса в первом сумматоре 1, когда сумма разрядных коэффициентов ч,псла меньше или равна -2 -1. Логиическая формула этого сигнала имеет видР=с г(сл/Й 1. (2)Выходы узла 4 управления коррекцией соединены с входом узла коррекции 5, Узел коррекции предназначен для об разования переноса сигнала положитель ного переноса (код 0001) или отрицательного переноса (код 1111) в ( +1)-й разряд по управляющим сигналам П или П , а также для образования сигнала...

Номер патента: 734681

Опубликовано: 15.05.1980

Автор: Кочергин

МПК: G06F 7/385

Метки: одноразрядный, сумматор

...когда слагаемое А задается кодом для цифры "1" при С=О. оТак как цифра "1 нечетная, выходной сигнал блока 1 логического дешифрирования в соответствии с функцией (6) Г 1,Следовательно, блок 6 будет пропускать сигналы с входа на выход с инвертированием. При цифре "1 слагаемого 1 на выходной шине "1"У "6" блока 1 появляется сигнал, который поступает на вторые йивграмма 1 Передача с инвертированием 1 1 1 1 1 0 0 0 0 0 1 0 0 0 0 0 1 1 1 1 0 0 1 1 1 1 1 0 0 0 1 1 1. 0 0 0 0 0 1 1.0 0 0 0 1 1 1 1 1 0 Х 0" 1 2 . 3" 4" ",5" 6" "7 8 9" входы элементов И 36-40 блока 4 сложения переноса и управляющий вход блока 5,Работа блока 4 сложения переноса споследовательно соединенным с ним блоком 5 при этом полностью совпадает сдиаграммой 1 сложения с...

Номер патента: 736098

Опубликовано: 25.05.1980

Автор: Баранов

МПК: G06F 7/385

Метки: вычитания

...с выхода регистра 1 черезэлемент И 5, открытый нулевым вы 40 ходом триггера 3, поступает на единичный вход триггера 3 через элемент 11задержки.В результате триггер 3 перейдетв единичное состояние только послеокончания действия импульса единицывычитаемого на выходе регистра 1,Этим обеспечивается стирание первойединицы кода вычитаемого с помощьюэлемента И 4, закрытого единичным выходом триггера 3.После перехода три ггера 3 в единичное состояние элементы И 5 и б закрываются нулевым выходом триггера3, а элементы И 4 и 7 открываютсяединичным выходом триггера 3.В результате инвертированный спомощью элемента НЕ 10 двоичный кодуменьшаемого поступает через элемен -ты И 7 и ИЛИ 8 на вход регистра 2,а двоичный код нычитаемого...

Номер патента: 739530

Опубликовано: 05.06.1980

Автор: Кочергин

МПК: G06F 7/385

Метки: одноразрядный, сумматор

...элементов 40-44 И, а первыевходы элементов 45-49 И соединенынепосредственно с этой шиной. Вторыевходы элементов 40, 45 И соединеныс входной шиной Р, вторые входы элементов 41, 46 Й с шиной Р; вторыевходы элементов 42, 47 И - а шиной Р,вторые входы элементов 43, 48 И - сшиной Р, . Входная шина Р соединенасо вторым входом элементов 44 И и через элемент 50 НЕ - со вторым входомэлемента 49. Выходы элементов 40,49 И соединены через элемент 51 ИЛИ- с выкодной шиной Р, выходы здеме 1 нтов 41,45, И через элемент 52 ИЛИс шиной Р, выходы элементов 42,46 И через элемент 53 ИЛИ - с шинойР, выходы элементов 43, 47 И черезалемент 54 ИЛИ - с шиной Р 4, выходы элементов 44, 48 И через элемент55 ИЛИ - с шиной РВыходные шины квадратной...

Номер патента: 744557

Опубликовано: 30.06.1980

Авторы: Дедулев, Шостак

МПК: G06F 7/385

Метки: параллельным, переносом, сумматор

...узла формирования функции генерации переноса, а узел формирования функции транзита переноса выполнен в виде .логического элемента ИЛИ, входы и выход ко 55 торого являются входами и выходом узла .формирования функции транзита переноса.На чертеже приведена схема сумматораспараллельным переносом. 6Сумматор содержит в каждом разряде уэ. лы 1, 2 формирования соответственно функ. ций генерации и транзита переноса, входы которых соединены с шинами 3 значений разрядных слагаемых, узел 4 образования параллельного переноса из данного разряда, входы которого соединены с выходами узлов 1, 2 формирования соответственно функций генерации и тран. зита переноса, с шинами 5 значений функций генерации и транзита переноса в предыдущих разрядах и с...

Номер патента: 746509

Опубликовано: 05.07.1980

Авторы: Вайсер, Почтарь, Пузакова, Шевченко

МПК: G06F 7/385

Метки: двоично-десятичный, сумматор

...и четвертого элементов И 13 подключены соответственно ко второму,третьему, четвертому и пятому разрядным входам узла ввода переноса 8,первый разрядный вход которого черезэлемент НЕ 12 соединен с первым входом пятого элемента И 13, вторые входы элементов И 13 подключены ко входу переноса узла ввода переноса 8,Входы элементов ИЛИ 15 подуключенык выходам соответствующих элементовИ 13 и элементов запрета 14, а выходы - к выходам узла ввода переноса 8,Входы элемента И 16 и элементаИЛИ 18 соединены с первым и вторымвходами блока Формирования переноса5, третий вход которого подключен куправляющему входу элемента запрета17, вход которого соединен с выходомэлемента ИЛИ 18, Входы элемента ИЛИ19 подключены к выходам элемента И 16и элемента...