Устройство для ортогонального преобразования цифровых сигналов по хаару

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК Зд) 0 06 Р 15/3 и д в ОПИСАНИЕ ИЗОБРЕТЕНК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ сс-р(71) ВЦ АН Армянскойкого государственного(56) 1Авторское сР 588644, кл. С 06 ССР уни рева сите видетел Р 15/33 ство СССР 1974.9814 блик 2, Патент США Рл. 0 06 У 15/34 опрототип). ГОСУДАРСТВЕННЬЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54)(57) УСТРОЙСТВО ДЛЯ ОРТОГОНАЛЬНОГО ПРЕОБРАЗОВАНИЯ ЦИФРОВЫХ СИГНАЛОВ ПО ХААРУ, содержащее арифметический блок, три группы блоков задержки, две группы блоков сдвига,состоящих из последовательно соединенных регистров сдвига, и блоксинхронизации, первый выход которо-.го подключен к синхронизирующимвходам регистров сдвига в каждомблоке сдвига, о т л и ч а ю щ е е -с я тем; что, с целью упрощенйяустройства, оно содержит пять пере-.ключателей, первая, вторая и третьягруппы блоков задержки состоят со ответственно из о ( 2" - объем входной выборки), Ч - 1 и одного блоказадержки первя и вторая группыблоков сдвига состоят из и - 1.блоков сдвига каждая, причем 16(= 1, , в - 1) блоки сдвигапервой и второй групп состоят соответственно из 2" и, 2" " + о - 1последовательно соединенных регистров сдвига, первый информационныйвход первого переключателя являетсяинформационным входом устройства,информационные входы первого переключателя с первого по И -й черезсоответствующие блоки задержки первой группы подключены к одноименныминформационным входам второго переключателя, выходы первого и второго переключателей подключены ко входам . арифметического блока,выходы суммы и разности которого подключены к информационным входам третьего и четвертого переключателей соответственно, 1 -й выход третьего переключателя через соответствующий блок задержки второй группы подключен к (+ 1)-му информационному входу первого переключателя, й -й выход третьего переключателя подключен к первому информационному входу пятого переключателя, ) -й выход (1 = 1, ,л) четвертого переключателя подключен ко входу первого регистра сдвига в-м блоке сдвиС га первой группы, выходы регистров сдвига в 1 -м блоке сдвига первой , группы подключены ко входам одноименных .рвгистров сдвига в -мблоив сдвига второй группы, выход (2 ф+ и - -1)-го регистра сдвига в 1 -м блоке Я сдвига второй группы, кроме и -1) -го блока сдвига второй группы, подключен ко входу первого регистра сдвига в ( + 1)-м блоке сдвига второй группывыход третьего регистра сдвига в (и -1)-м блоке сдвига второй группы подключен к информационному входу блока задержки третьей группы, выход которого подключен ко второму информационному входу пятого переключателя, выход пятого переключателя является выходом устройства, второй выход блока синхронизации подключен к синхронизирующим входам первого, второго, третьего и четвертогопереключателей, третий выход блока синхронизации подключен к синхронизирующему входу пятого переключателя, выходы блока синхронизации с четвертого по ( и + 3) -й подключены к управляющим входам занесения в регистры сдвига соответствующих блоков сдвига второй группы.Недостатком известного устройства является его сложность.Цель изобретения - упрощение устройства,Поставленная цель достигается тем, что устройство для ортогональ 60 65 Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых системах связи для построения устройств цифровой фильтрации, сжатия иэображений и выделения контуров, основан ных на алгоритме быстрого преобразования Хаара (БПХ).Известно устройство, вычисляющее коэффициенты преобразования Хаара ЯНедостатками известного устройст ва являются сложность и громоздкость.Наиболее близким к изобретению является устройство для ортогонального преобразования цифровых сигналов по Хаару, содержащее соединенные 15 последовательно модули единичного преобразования по основанию два, каждый из которых содержит по два регистра сдвига, реализующих функции задержки, и арифметический блок. ,Цля упорядочения вычисленных коэффициентов и преобразования их в последовательный поток устройство содержит группу регистров, каждый из которых соединен с одним иэ модулей. Работу всего устройства синхронизирует блок управления, состоящий из счетчика и матрицы постоянного эапоминающего устройства ПЗУ 12 .По структуре указанное устройство относится к поточным многопроцессорным схемам выполнения быстрого ортогонального преобразования. Эта структура пригодна для построения систем с высоким быстродействием, За И = 2 и тактов входного дискрет.- З 5 ного сигнала устройство, с характерной задержкой для всех поточных схем, выдает И коэффициентов преобразования.Однако в данном устройстве каж дый последующий арифметический блок за время преобразования выпол 4 няет вдвое меньше операций сложения- вычитания, чем предыдущий. Так, первый арифметический блок вычисляет 45 половину всех коэффициентов преобразования, при этом первый арифметический блок работает только половину всего времени преобразования., Каждый последующий арифметический блок занят вычислениями в два раза меньшее время, чем предыдущий, т.е. первый арифметический блок за то же самое время выполняет столько же вычислений, сколько и все остальные вместе. Кроме того, устройство содержит много арифметических блоков, которые также используются не в пол.ной мере. ного преобразования цифровых сигналов по Хаару, содержащее арифметический блок, три группы блоков задержки, две группы блоков сдвига, состоящих из последовательно соединенных регистров сдвига, и блок синхронизации, первый выход которого подключен к синхронизирующим входам регистров сдвига в каждом блоке сдвига, содержит пять переключателей, первая, вторая и третья группы блоков задержки состоят соответственно из и 2 - объем входной выборки), И - 1 и одного блока задержки, первая и вторая группы блоков сдвига состоят из И - 1 блоков сдвига каждая, причем-е ( = 1.И -1) блоки сдвига первой и второй групп состоят соответственно из 2" " и 2"+ И -последовательно соединенных регистров сдвига, первый информационный вход первого переключателя является информационным входом устройства, информационные входы первого переключателя с первого по И -й через соответствующие блоки задержки первой группь подключены к одноименным информационным входам второго переключателя, выходы первого и второго переключателей подключены ко входам арифметического блока, выходы суммы и разности которот го подключены к информационным вхо- . дам третьего и четвертого переключателей соответственно,-й выход третьего переключателя через соответствующий блок задержки второй группы подключен к+ 1) - му информационному входу первого переключателя, И -й выход третьего переключателя подключен к первому информационному входу пятого переключателя, 1 -й выход 1 = 1, , И). четвертого переключателя подключен ко входу первого регистра сдвига в 1-м блоке сдвига первой группы, вы,ходы регистров сдвига в-м блоке сдвига первой группы подключены ко входам одноименных регистров сдвига в-м блоке сдвига второй группы, выход 2 " + И- )-го регистра в -м блоке сдвига второй группы, кромею - 1) -го блока сдвига второй группы, подключен ко входу первого регистра сдвига в+ 1)-м блоке сдвига второй группы, выход третьего регистра сдвига в (и -1) -м блоке сдвига второй группы подключен к информационному входу блока задержки третьей группы, выход которого подключен ко второму информационному входу пятого переключателя, выход пятого переключателя является выходом устройства, второй выход блока синхронизации подключен к синхрониэирующим входам первого, второго, третьего и четвертого переключателей, третий выход блока синхронизации подключен к синхронизирующему входу пятого переключателя, выходы блока синхронизации с четвертого по (и + 3) -й подключены к управляющим входам занесения в регистры сдвига соответствующих блоков сдвига второй группы.. На фиг. 1 представлена функциональная схема устройства для ортогонального преобразования цифровых сигналов по Хаару ( К = 2 " = 16); на фиг., 2 - граф. последовательности вычислений БПХ для И = 16; на фиг.3- временные диаграммы работы переключателей.Устройство содержит информационный вход 1, арифметический блок 2, переключатели 3 - 34 и 4, блоки 5 - 56 сдвига, состоящие из последовательно соединенных регистров сдвига, блоки 6 - 68 задержки, выход 7 устройства, блок 8 синхронизации, шины 911 и 121 - 12 синхронизации.Каждый блок задержки в устройстве содержит один регистр сдвига, запоминающий поступившее число до прихода следующего. Для задержки многоразрядных чисел необходимо соединять параллельно несколько регистров сдвига.На фиг. 2 рядом с каждой базовой операцией двухточечного преобразования указан номер такта, вб время которого она выполняетсяНа фиг. 3 цифрами 1 - 16 обозначены отсчеты первой входной выборки, а 1 . - 7 первые семь отсчетов1 /последующей входной выборки, Первое, второе, третье и четвертое положения переключателей 5, - 54 показаны на фиг. 3 вертикальным рядом цифр 1 - 4.Устройство работает следующим образом.С частотой тактовых импульсов на вход устройства поступают отсче-, ты дискретного сигнала. На четные такты 2, 4, 6, 8, 10, 12, 14 и 16 арифметический блок выполняет восемь базовых операций двухточечных преобразований первого и второго, третьего и четвертого, пятого и; шестого, седьмого и восьмого, девятого и десятого, одиннадцатого и двенадцатого, тринадцатого и четырнадцатого, пятнадцатого и шестнадцатого отсчетов соответственно, т.е. первый этап преобразования на графе БПХ (фиг. 2). Вычисленные разности этих пар отсчетов являются коэффициентами Хаара с девятого по шестнадцатый соответственно и поступают на вход блока 5 сдвига.На нечетные такты арифметическийблок выполняет семь оставшихся базовых операций, соответствующих второму, третьему и четвертому этапампреобразования на графе БПХ ( Фиг. 2) .Переключатели 3 - 3 работаютодинаково.Так, на второй тактпереключатели 3 - 34 включены на первое положение (фиг. 3), тогда второй отсчетО со входа устройства через переключатель 3, а первый отсчет 0110 с выхода блока 61 задержки черезпереключатель 3 поступят на входыарифметического блока 2. На выходыарифметического блока поступят вычисленная сумма ( а,+ О,) и разность 15 (а, - О). Сумма через переключатель3 поступает на вход блока 6 задержки, а разность, являющаяся девятым коэффициентом Хаара, черезпереключатель 34 поступает на вход 20 блока 5 сдвига.На третьем такте переключатели3 - 34 включены на третье положение. Третий отсчет апоступает навход устройства и на вход блока 6 25 и запоминается в последнем.На этом такте арифметическийблок выполняет базовую операцию надпредыдущей выборкой отсчетов,1На четвертом такте переключатели 30 31 - 34 включены на первое положение (Фиг. 3) и на входы арифметического блока поступят четвертый отсчет Осо входа устройства черезпереключатель 3 и третий отсчет О 35 с выхода блока 61 задержки черезпереключатель 3. Вычисленная разность (ат - О), являющаяся десятымкоэффициентом Хаара, через переключатель 34 поступит на вход блока 40 51 сдвига, а сумма ( О + а) черезпереключатель 3 поступит на входблока 6 задержки, при этом записанная в нем раннее сумма ( О, + а)перейдет в блок 6 задержки.На пятом такте переключатели31 - 3 включены на второе положенйе (Фиг. 3). На вход устройствапоступает пятый отсчет О, он запоминается в блоке 6 вместо третьегоотсчета а. Сумма (а + Я) черезпереключатель 3 с выхода блока 6 поступает на один вход арифметического блока, а сумма (а + 0)черезпереключатель 3 с выхода блока 6поступает на другой вход арифметического блока. Арифметический блок2 на пятом такте вычисляет сумму+ а) - (О + 01). Вычисленная разность является пятым коэффициентом 60 Хаара и через переключатель 34 пос-тупает на вход блока 5 сдвига, асумма через переключатель 33-навход блока 66 задержки и т.д.На входы 12 - 12 блоков 5, 5 65 и 5 б по заполнении блоков 51, 5.1 и 5 у, т.е. на первый, четвертый и шестойтакты последующей выборки соответственно, подаются стробирующие импульсы из блока синхронизации, разрешающие поступление козффициентов Хаара из блока 5, 5 и 5 у в 5 блоки 5 у, 54 и 56, На входы 11 поступает тактовая частота из блока 8 синхронизации, с которого коэффициенты преобразования, поступившие в блоки 5, 54 и 5, последовательно ,10 через блок 68 задержки подаются на вход переключателя 4.По поступающей на вход 10 команде из блока 8 синхронизации переключатель 4 на каждом седьмом такте 5 включен на первое положение. Черезнего на выход 7 устройства поступает первый коэффицрент Хаара, Следующие пятнадцать тактов, т.е. до седьмого такта следующей выборки, пере"ключатель 4 включен на второе положение и через него - на выход 7устройства, с выхода блока 6 задержки поступают остальные пятнадцать коэффициентов Хаара и т.д. Предлагаемое устройство значительно проще известного, поскольку вместо И = 1 аДК арифметических блоков содержит всего лишь один арифметический блок.// / / / 1 Х 1е ещщеь е ЭВ ьещее ее. ее( ее"еР г,/ Составитель В.БайковТехред Л.Бабинец Корректор В, Бутяга Келем дакто Подписно Заказ 10042 5 енногетени-35,Филиал ППП "Патент", г. Ужгород, ул. Проектная,/1 иг У Тираж 706 ВНИИПИ Государств по делам изобр 113035, Москва, Жкомитета СССРи открытийушская наб., д, 4/