Устройство для решения двумерныхзадач математической физики

Союз Советских Социалистических Республик(23 орит делам изобретений 53) УДК 681,32 088.8(43) Опубликовано 07.03.81. Бюллетень ЪЪ 9 (45) Дата опубликования описания 10.03.8 тнрцтий ф 7 срд ЩЦ с 430 7 тl2) Авторыизобретения Е. П. Боюн, Л. Г. Козлов, Ю. В,и А. Л. Юрагаена Трудового Красного 3 амеинститут и ордена Ленин инсетики АН Украинской ССР в 9 дтрйФр ашков,Донецкий орд итехническийкиберн 1) Заявительи 54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ МАТЕМАТИЧЕСКОЙ ФИЗИКИ ДАЧ 2 Изобретение относится к вычислительной технике и может быть использовано вуниверсальных и специализированных вычислительных системах при решении задачматематической физики.Известно устройство для решения дифференциальных уравнений в частных производных, состоящее из центрального устройства управления и сетки однородных иодинаково соединенных модулей, каждый изкоторых имеет арифметическое устройство,выполняющее последовательно разряд заразрядом арифметические и логическиеоперации, и два блока памяти емкостью по2048 двоичных единиц каждый 11,Наиболее близким по технической сущности к изобретению является устройство,содержащее матрицу блоков суммирования,блоки ввода и вывода, блок управления, регистры адреса, блок сравнения, блок вычислснпя коэффициентов 121.Недостатком этих устройств являетсябольшой объем оборудования.Целью изобретения является упрощениесхемы устройства.Достигается это тем, что устройство длярешения двумерных задач математическойфизики, содержащее матрицу блоков суммирования, выход каждого блока суммирования которой подключен к первым входам;.вух соседник по столбцу блоков суммирования, блок ввода, выход которого соединен с вторыми входами каждого блока суммирования, группа выходов которых подключена к первым входам блока сравнения и блока вывода, вторые входы которых соединены соответственно с первым и вторым выходами блока управления, вход которого соединен с выходом блока сравнения, третий выход блока управления подключен к воду блока ввода, четвертый и пятый выоды блока управления соединены с вхоами первого и второго регистров адреса, выходы первого регистра адреса подключены к первой группе управляющих водов каждого блока суммирования, выходы второго регистра адреса соединены с второй группой управляющих входов каждого блока суммирования, содержит блок задания 20 режима и блоки коммутации, причем управляющий выход блока управления подключен к входу блока задания режима, выод которого соединен с третьей группой управляющих входов каждого блока сум мпрованпя ц управляющими входами всехкоммутаторов, выходы коммутаторов соединены с тпетьимп водами соответствующих блоков суммирования, выход каждого блока суммирования подключен к четвертому 30 входу этого блока суммирования и к входам(й - 1)и;+, - у,/ + 1 - четное число,50 55 65 соседних по строке блоков коммутац;ш, соответствующие входы крайних по строке блоков коммутации соединены с выходом блока ввода. Кромесуммирования содержит одноразрядный сумматор, элементы И, группы элементов И, регистры, элемент ИЛИ, причем пер. вый, второй, третий, четвертый и пятый входы блока суммирования подключены к первому, второму, третьему, четвертому и пятому входам сумматора, выход которого подключен к первым входам первого и второго элементов И, выходы которых соединены с информационными входами первого и второго регистров, первые выходы которых подключены к первым входам элементов И первой и второй групп, вторые входы которых соединены соответственно с выходами третьего и четвертого элементов И, вторые выходы первого и второго регистров соединены с первыми входами пятого и шестого элементов И, выходы которых подключены и входам элемента ИЛИ, выход которого соединен с выходом блока суммирования, выходы элементов И первой и второй групп подключены к группе выходов блока суммирования, вторые входы первого, второго, пятого и шестого элементов И соединены с третьей группой управляющих входов блока суммирования, первый и второй входы третьего элемента И подключены к первой группе управляющих входов блока суммирования, первый и второй входы четвертого элемента И соединены с второй группой управляющих входов блока суммирования.На фиг. 1 дано предлагаемое устройство; на фиг, 2 и 3 - структуры блоков суммирования и задания режима.Устройство содержит блок у.правления 1, блок ввода 2, блок вывода 3, блок сравнения 4, первый регистр адреса 5, второй регистр адреса 6, матрица блока суммирования 7, блоки коммутации 8, блок режима 9.Каждый блок суммирования содержит пятивходовой одноразрядный сумматор 10, первый регистр 11, второй регистр 12, первый элемент И 13, второй элемент И 14, шестой элемент И 15, четвертый элемент И 16, пятый элемент И 17, шестой элемент И 18, первую группу элементов И 19, вторую группу элементов И 20, элемент ИЛИ 21, первую выходную шину 22, вторую выходную шину 23, входы пятивходового одноразрядного сумматора 24, управляющие входы блока суммирования 25 - 30, выход блока суммирования 31, первый вход режима 32, второй вход режима 33.Блок режима 9 содержит первый триггср 34, второй триггер 35, входы блока режима - 36 и 37, выходы блока режима - 38 и 39,Устройство предназначено для решениясисгемы уравнений вида 5 о 15 20 25 30 35 40 У// , (1/+ь/ + К/ ., -, - (///+ -- 4 ь//;+ // =О,(1) где =1,2,Л,1=1,2 М.Устройство работает следующим образом.Каждый блок суммирования 7 соответствует двум соседним неизвестным по строке (У, Уц /) или по столбцу 1;ь /1; /. ). В одном из регистров 11, 12 блока суммирования 7 хранится очередное приближение неизвестного с четной суммой индексов (четное неизвестное, четный регистр), в другом - очередное приближение неизвестного с нечетной суммой индексов (нечетное,неизвестное, нечетный регистр) .Если блок суммирования 7 хранит два соседних неизвестных по строке, то его выходы соединяются с входами соседних слева и справа блоков коммутации 8 и входами соседних сверху и снизу по столбцу блоков суммирования 7. Если блок суммиро. вания 7 хранит два соседних неизвестных по столбцу, то выходы соединяются с вхолами соседних сверху и снизу по столбцу блоков коммутации 8 и входами соседних слева и справа по строке блоков суммирования,Пусть в строках матрицы блоков суммирования 7 с нечетными номерами нечет. ьые строки) в первых регистрах 11 блоков суммирования 7 хранятся четные неизвестные (четные регистры), во вторых регистрах 12 - нечетные неизвестные (нечетные репистры); в строках матрицы блоков суммирования 7 с четными номерами - наоборот (четные строки): первые регистры 11 блоков суммирования 7 являются нечетными, а вторые регистры 12 блоков суммирования - четиыми.На первом полушаге каждой итерации реализуется формула (2), т. е. вычисляются новые приближения четный неизвестных;(й) 1 (/:- 1), (/г - 1) ф - 2)О/, = 1/ ь/ - Ь/+ + У/,/ / 4 Блок ввода 2 выдает в последовательном коде, начиная с младшего разряда, значения граничных условий для четных неизвестных на входы внешних блоков суммирования 7 в крайних и нечетных строках блоков коммутации 8, и значения соответствующих правых частей на входы всех блоков суммирования 7, на другие входы которых поступает последовательный код со своего выхода, выхода сответствующего блока коммутации 8 и с соседних блоков суммирования 7. Одновременно блок управления 1 выдает сигнал установки в единицу триггера 34 на управляющий вход 36 бло 811272ка режима 9 и сигнал установки в нуль триггера 35 на управляющий вход 37 блока режима 9, В результате блок режима 9 выдает по выходу 38 на вход режима 32 блоков суммирования 7 в нечетных строках матрицы блоков суммирования единичный сигнал, а по выходу 39 на вкод режима 33 блоков суммирования - нулевой сигнал. Единичный и нулевой сигналы с выходов 38 и 39 блока режима 9 поступагот на входы режима блоков коммутации 8 в нечетных строках и обеспечивают выдачу из блоков коммутации 8 на входы блоков суммирования 7 информации, поступаюггей с выхода соседних слева блоков суммироьания 7. На входы режима 32 блоков сдднрования 7 в четных строках подается сигнал с выхода 39 блока режима 9, а на входы регкима 33 - сигнал с выхода 38 блока режима 9. На входы режима блоков коммутации 8 в четных строках также подаются сигналы с выходов 38 и 39 блока режима 9, т, е. инверсные сигналы по отношению к нечетным строкам, которые ооеспечивают выдачу из блоков коммутации 8 на входы блоков суммирования 7 информации, поступающей с выхода соседних справа блоков суммирования 7.Такая последовательность управляющихсигналов обеспечивает прием информации с выходов сумматоров 10 в четные регистры и выдачу информации из нечетных регистров на выходы 31 блоков суммирования 7. После прохождения п+ 2) тактов работы устройства в четных регистрах образуются очередные приближениязачетных неизвестных по формуле (2) .В течение и тактов осуществляется сложение четырех (для уравнения Лапласа) илп пяти (для уравнения Пуассона) чисел и сдвиг содержимого регистров 11 и 12 блоков суммирования 7. В течение двух последующих тактов по сигналам устройства управления 1, подаваемым на вкоды 36 и 37 блока режима 9, триггеры 34 и 35 устанавливаются в нуль. В результате блок режигла 9 выдает по выходам 38 и 39 на входы режима 32 и 33 блоков суммирования 7 нулевые сигналы, чем блокируется передача информации между блоками суммирования 7 и путем сдвига четных регистров обеспечивается деление на коэффициент четыре в формуле (2).На втором полушаге каждой итерации реализуется формула (3):У= - -У; ц + (1 г+ц + (1;1 г +1(+и+. +1,;,где: 1 + 1 - нечетное число,У - искомое решение задачи,1 о 1 Ум-ь 1 Уго, У; м., - известные граничные значения решения; - известные величины;Й - номер итерации.Отличие от первого полушага состоит втом, что по сигналам устройства управле ния 1, подаваемым на входы Зб и 37 блокарежима 9, триггеры 34 и 35 устанавливаются соответственно в нулевое и единичное состояние. В результате блок режима 9 выдает на нечетные и четные строки ма трицы блоков суммирования 7 инверсныек значениям на первом полушаге значения сигналов на соответствующие входы режима блоков коммутации 8 и блоков суммирования 7. Это обсспечивает прием информа:.ии в нечетные регистры и выдачу информации из четных регистров на выходы 31 блоков суммирования 7, В остальном рабога устроиства в течение (а + 2) тактов второго полушага аналогична работе на 20 первом полушаге,Блок управления 1 устанавливает адрсса регистров блоков суммирования 7 в регистры адреса 5 и 6 и при совпадении сигналов на элементах И 17 или 18 по 25 гкодам 25, 26 илп 27, 28 осуществляетсясчитывание содержимого регистра 11 плп 12 блоков суммирования 7 в блок сравнения 4, где осуп,ествляется сравнение значншй решения на двук соседник по вре м;ни итерациях.Последующие итерации осуществляются аналогичным образом. Когда решения на двух следующих одна за другой птсрацияк отличаются на заданную малую 35 величину, т. е. выполняется критерий окончания итерационного процесса, блок сравнения 4 выдает сигнал на блок управления 1, который производит выдачу адресов на регистры адреса 5 и б, выбирающие 40 заланнье регистры блоков суммирования7 для считывания из вгк решения в блок вывода 3.Введение нОВых олоков и связей между ними позволяет сократить объемы тре буемого оборудования.Формула изобретения1. Устройство для решения двумерных 50 задач математической,физики, содержащеематрицу блоков суммирования, выход каждого б, - ,ока суммирования которой подключен к первым входам двух соседних по столцу блоков суммирования, блок ввода, гыход которого соединен с вторыми входами блоков суммирования, группа выколов кагкдого из которых подключена к первым вкодам блока сравнения и блока вывода, вторые входы которык соединены 60 соответственно с первым и вторым выходами блока управления, вход которого соединен с выходом блока сравнения, третий выход блока управления подключен к входу блока ввода, четвертый и пятый выходы блока управления соединены с входамипервого и второго регистров адреса, выходы первого рсгистра адреса подключены к первой группе управляющих входов каждого блока суммирования, выходы второго регистра адреса соединены с второй группой управляющих входов каждого блока суммирования, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства оно содержит блок задания режима и блоки коммутации, причем шестой выход блока управления подключен к входу блока задания режима, выход которого соединен с третьей группой управляющих входов каждого блока суммирования и управляющими входами всех коммутаторов, выходы коммутаторов соединены с третьими входами соответствующих блоков суммирования, выход каждого блока суммирования подключен к четвертому входу этого блока суммирования и к входам соседних по строке блоков коммутации, входы крайних по строке блоков коммутации соединены с выходом блока ввода,2. Устройство по п, 1, о тл и ч а ю ще ее я тем, что блок суммирования содержит одноразрядный сумматор, элементы И, группы элементов И, регистры, элемент ИЛИ, причем первый, второй, третий, четвертый и пятый входы блока суммирования подключены к первому, второму, третьему, четвертому и пятому входам одноразрядного сумматора, выход которого подключен к первым входам первого и второго элементов И, выходы которых соединены с информационными входами первого и второго регистров, первые выходы которых подключены к первым входам эле ментов И первой и второй групп, вторыевходы которых соединены соответственно с выходамн третьего и четвертого элементов И, вторые выходы первого и второго регистров соединены с первыми входами 10 пятого и шестого элементов И, выходы коподключены ко ходамИЛИ, выход которого соединен с выходом блока суммирования, выходы элементов И первой и второй групп подключены к груп пе выходов блока суммирования, вторыевходы первого, второго. пятого и шестого элементов И соединены с третьей группойправляющих входов блока суммирования, первый и второй ьходы третьего элемента 20 И подключены к первой группе управляющпх входов блока суммирования, первый и второй входы четвертого элемента И соедпи;пы с второй группой управляющих гходов блока суммирования.25Источники информации, принятые вовнимание при экспертизе:1, Евренков 3, В, Однородные вычислительные системы высокой производительЗ 0 ности. - Новосибирск, Наука, 1966,с. 38 - 472, Авторское свидетельство СССРМ 603997,. кл. 6 06 Г 15/32, 25.04.78.