Устройство для решения дифференциальных уравнений

в точках )-1 и (+1 интервалатех жеРядов Тейлора (5)(при 1=0 числовыезначения частичных сумм (8) равнынулю) с целью получения и накопления более точных, по сравнению с.числовыми значениями частичных сумм(8 ), числовых значений частичныхсумм И) (-(1)(.)( )УЬ.ОУ =У(+)Е- +У 1 в тех ке точках (-1 и +1, где(=1,2, ,г, интервала соответственно рядов Тейлора (5) для .=(9) соответственно представляют чис-;ловые значения решений Уи У 1, 25в точках )-1 и )+1 интервала, чйсловые значения производных У, ,У+" решения в точке 3+1 интервала,точность вычисления которых определяется одинаковым количеством однотипных членов соответственно рядовТейлора (5), равным +1 и не эависяШим от порядка и уравнения (1),Поскольку при заданной величинешага Ь точность вычисления числовыхзначений частичных сумм (9) повышается каждый раз при каждом очередномувеличении значения (, то числовые.значения решений Уи У. в точках )-1 и )+1 интервала, числовыезначения производных решения У , 40У+) в точке )+1 интерваламогут 3 цть вычислены с любой точностью посредством.соответствующегоувеличения значенияТочность вычисления числовых значений искомых решений Уй и У 5+в точках )-1 и )+ интервала, искомых производных У У,") решения в точке )+1 интервала задаетсяточностью представления известного.,числового значения решения У вточке -1 интервала.гЗаданная точность вычисления числовых значений искомых решения У.(и производных у.У реше 55ния в точке +1 йнтервала.достигается одновременно с достижениемзаданной точности вычисления числового значения искомого решения Ув точке (-1 интервала, которое на- . 60ступает при достижении равенствачислового значения искомого решенияУ в точке (-1 интервала, полученного путем вычисления числовогозначения частичной суммы УО-)(Е , 65(М),то, поскольку числовые значениячастичных сумм (9) достигли заданной точности, устройство выдает результат(и-) (и-)М к =У)+ при данном значении ) и начинает описанный вычислительный процесс с целью получения числовых значений решения и производных решения, т.е. результата, при последуюшем значении ).Для того, чтобы устройство могло начать описанный вычислительный процесс требуется в подготовительном режиме получить числовые эначе(ния решения У и производных У,Уф-) решения в точке 1 интервала. Устройство обладает высоким быстродействием за счет распакаллеливания протекаюцего в нем вычислительного процесса 2,(Однако данное устройство, обладая высоким быстродействием, позволяет решать, обеспечивая автоматически заданную точность решения, лишь однородные линейные дифференциальные уравнения с постоянными коэффициентами типа (1) на интервале (2) при начальных условиях (3) с шагом (6) и не позволяет решать неоднородные линейные и нелинейные дифференциальные уравнения с переменными коэффициентами типа например, при =1,.и числового значения известного решения Увточке-1 интервала,Точность вычисления числового значения частичной суммы У(-),Е контролируется при каждом значенииВ заивисимости от результата контроляустройство автоматически выбираетнужное направление дальнейшего протекания вычислительного процесса,Если, например, при =( для числового значения искомой частичной суммыУ) е и числового значения известного решения У в точке -1 интер-,вала имеет место соотношениеУ(-),кто устройство продолжает описанныйвычислительный процесс при =(+1с целью получения более точных числовых значений частичных сумм (9)Если, например, при (=( для указанных числовых значений имеет местосоотношение",(.),("-).: (,) (1 )на том же интервале .(2), при тех Женачальных условиях (3), с тем же шагом (б).Целью изобретения является расширение функциональных возможностей устройства за счет решения йеоднородных линейных и нелинейных диффе ренциальных уравнений с переменными коэффициентами.Поставленная цель достигается тем что в устройство содержащее блок управления, сумматор, регистр прира щения аргумента, и блоков вычисления членов рядов Тейлора положительного аргумента и блок вычисления членов ряда Тейлора отрицательного аргумента, накопитель значения Функции иинакопитель значений производных положительного аргумента, накопитель значения функции отрицательного арфгумента, схему сравнения, регистр предпредыдущего значения функции и регистр предыдущего значения фукнции, п групп элементов И, ирегистров производных и регистр функции, соединенные последовательно, выход 1-го(где 1=2,3 и) регистра производной подключен к первому информационному входу (1-1)-го регистра производной, выход сумматора соеди- нен с первым информационным входом регистра (.и)-й производной, выход каждого регистра производной и ре гистра Функции соедийен с первым входом соответствующего блока вычисления членов рядов Тейлора поло-; жительного аргумента, выходы кюКдо-. ГО из кОтОрых сО втОРОГО пО и й,,5 соединены с первым входом соответствующего накопителя значений производных положительного аргумента, а выход первого - с первымвходомнакопителя значения Функции положительного аргумента, выход каждого накопителя значений производных и Функции положительного аргумента подключен к информационным входамэлементов И соответствующей группыс первой по д-ю, выходы которых соединены с вторыми информационными входами соответствующих регистров производных и функции, выход регистра функции соединен -с первым входом . блока вычисления членов ряда Тейло ра отрицательного аргумента, выход которого соединен с первым входом накопителя значения Функции отрицательного аргумента, выходы элементов И первой группы подключены к , 65 информационному входу соответствую.щих разрядов регистра предыдущего значения Функции, выход которого сое динен с информационным входом Регистра предпредыдуцего значения Функ. ции, первый информационный вход схемы сравнения соединен с выходом накопителя значений функции отрицатель. ного аргумента, вторые входы блоков вычисления членов рядов Тейлора по" ложительного аргумента и второй вход блока вычисления членов ряда Тейлора отрицательного аргумента соединены с выходом регистра приращения аргумента, первый выход блока управления соединен с первым управляющим входом каждого накопителя значений производных положительного аргумента, значения функции положительного аргумента, значения Функции отрицательного аргумента, второй выход блока управления соедИнен с управляющим входом каждого блока вычисления членов рядов Тейлора положительного аргумента и блока вычисления членов ряда Тейлора отрицательного аргумента, третий выход блока управления соединен с первым уйравляющим входом регистра приращений аргумента, а четвертый выход блока управления соединен с первым управляющим входом регистров производных и регистра функции, введены и блоков коммутации нелинейностей,-п блоков вычисления числовых значений произ. - водных произведения переменных, и генераторов переменных коэффициентов, генератор правой части, ирегистров начальных условий по про- . изводным й регистр начальных условий по Функции, блок задания интервала аргумента, регистр предыдущего значения частичной суммы, узел контроля нуля, триггер контроля, (о+1)-я, (и+2)-я и (о+3)-я группы элементов И, пересчетная схема и элемент И, причем входы производных и функции, входы номеров регистров производных и регистра Функции блоков коммутации нелинейностей соединены соответствен. :но с выходами регистров производных .и регистра Функции и с соответствующими входами номеров регистров производных и регистра функции устройства, входы производных и Функции, .вход переменного коэффициента и1 вход количества сомножителей в нелийейности блоков вычисления число- . .вых значений производных произведения переменных соответственно соединены с выходами соответствующих блоков коммутации нелинейностей, спервыми выходами соответствующих генераторов переменных коэффициентов и .с входом задания количества сомножителей в нелинейности устройства, первый вход блока управления подключен к входу задания количест12 1023340 0 15 25 45 пересчетной схемы, пятый выход блокауправления соединен со вторыми управляюцими входами регистров начальных условий по производным и по функ-ции, со вторым управляющим входом 50 регистра предыдущего значения функции, со вторым нулевым входом триггера контроля, шестой выход блОкауправления соединен со вторым управляющим входом блока задания интервала аргумента. Кроме того, первый,второй, третий, четвертй, пятый иседьмой выходы блока управления, атакже выход элемента И и выход пересчетной схемы соединены соответственно с управляюцими входами генера торов. переменных коэффициентов игенератора правой части, седьмойвыход блока управления соединен суправляюцими входами блоков коммутации нелинейностей, с управляющими 65 входами блоков вычисления числовых ва сомножителей в нелинейности устройства, выходы блоков вычислЕниячисловых значений производных произведения переменных и первый выход генератора правой, части соединены ссоответствующими входами сумматора,информационные входы генераторовпеременных коэффициентов и генератора правой части соединены с входами шага, постоянных коэффициентов и начальных условий генераторовустройства, вторые выходы которыхсоединены с соответствующими(о+1)-мивходами элемента И, выходы элементов И с первой по и-ю группы соединены с соответствуюцими выходамипроизводных и Функции устройства,с первыми информационными входамисоответствующих регистров начальных условий по производным и функции, выходы которых соединены с вторыми входами соответствуюцих накопителей значений производных и Функции положительного аргумента и стретьими информационными входамисоответствующих регистров производных и Функции, второй и третий вхо"ды накопителя значений функции от-.рицательного аргумента соединенысоответственно с выходом регистраначальных условий по Функции и свыходами элементов К первой группывыход накопителя значения функцииотрицательного аргумента соединенс информационным входом регистрапредыдущего значения частичной суммы, выход которого подключен к информационным входам элементов И(и+2)-й группы, выходы которых подключены ко второму информационномувходу схемы сравнения, выход регистра;предыдущего значения функ-,ции подключен к информационным входам элементов И (и+3)-й группы, выходы которых подключены к третьемуинформационному входу схемы сравнения, управляющие входы элементов И(и+2)-й и(п+3)-й групп подключены соответственно к нулевому и единичному выходам триггера контроля,. единичный вход которого, второй управляюций вход накопителя значенийФункции отрицательного аргумента,.первые управляюцие входы регистровначальных условий по производным и по Функции, управляющие входы элементов И групп с первой по (и+1)-.ю,управляющий вход регистра предпредыдущего значения, Функции, первыйуправляющий вход регистра предыдущего значения функции, вторые управляющие входы регистров производных и регистра функции, второй вход бло. ка управления и первый установочный вход пересчетной схемы подключены к выходу элемента И, (и+2)-й вход которого соединен с выходом схемы сравнения, первый управляющий 30 35 40 вход схемы сравнения соединен с выходом узла контроля нуля, вход которого, соединен с выходом блока вычисления членов ряда Тейлора отрицательного аргумента, нулевой вход триггера контроля, третьи управляюцие входырегистров производных и функции, вторые управляющие входы накопителейзначений производных и функции положительного аргумента, третий управляющий вход накопителя значения функции отрицательного аргумента,второй управляющий вход регистраприращения аргумента, первый управляюций вход блока задания аргумента,третий вход блока управления соединены с выходом пересчетной схемы,второй информационный вход регистрапредыдуцего значения функции, вторые информационные входы регистров начальных условий по производным и по функции, третьи входы накопителей значений производных и функции положительного аргумента, четвертый вход накопителя значения функции отрицательного аргумента, четвертые информационные входы регистров производных и Функции, а также информационный входблока задания интервала аргумента иинформационный вход регистра приращения аргумента соединены с входомзадания начальных условий, границинтервала и шага устройства, четвертый вход блока управления соединен с первым выходом блока заданияинтервала аргумента, второй выходкоторого подключен к информационнымвходам элементов И (о+1)-й группы,выходы которых соединены с выходомаргумента устройства, первый выходблока управления соединен со вторымуправляющим входом схемы сравнения,с управляющим входом. регистра предыдуцего значения частичной суммычетвертый. выход блока управления сое-,динен со вторым установочным входомзначений производных произведенийпеременных, с входом пересчетнойсхемы,При этом каждый генератор переменных коэффициентов и генераторправой части содержат сумматор, регистр приращения аргумента, р блоковвычисления членов рядов Тейлора положительного аргумента и блок вычисления членов ряда Тейлора отрицатель- .ного аргумента, накопитель значения 101Функции ир, накопителей значенийпроизводных положительного аргумента, накопитель значения функцииотрицательного аргумента, схему сравнения, регистр предпредыдущего значения Функции и регистр предыдущегозначения функции, р+2 групп элементов И, ррегистров производных ирегистр Функции, ррегистров начатьных условий по производным и регистроначальных условий по функции, р регистров постоянных коэффициентов,р узлов умножения, регистр предыду-,щего значения частичной суммы, узел,контроля нуля, триггер контроля,причем регистры производных и Функциисоединены последовательно, выход 1-го(где 1=2,3,,р) регистра подключенк первомуинформационному входу(1-1)-го регистра, выход каждого регистра производных и регистра функциисоединен с первым входом соответствующего блока вычисления членов рядов:Тейлора йоложительного .аргумента нс первым входом соответствующего узлаумножения, второй вход которого соедннен а выходом соответствующего регистра постоянных коэффициентов,выМоды узлов умножения соединены ссоответствующими входами сумматора,выход которого соединен с первым нн Оформационным входом регистра (р)-йпроизводной, выходы блоков вычисления членов рядов Тейлора положительного аргумента со второго по р-й,соединены с первыми входами соответствующих накопителей значений производных положительного аргумента,а выход первого блока вычислениячленов ряда Тейлора соединен с пер.вым входом накопителя значения функции положительного аргумента, выходрегистра Функции соединен с первымвходом блока вычисления членов рядаТейлора отрицательного аргумента,выход которого соединен с первымвходом накопителя значения Функцииотрицательного аргумента, выходы накопителей значений производных ифункции положительного аргумента подключены соответственно к информационному вХоду элементов И групп. 60с первой по р-ю,выходы которых сое-динены со вторыми информационнымивходами соответствующих регистровпроизводных и функции и с первыми нн,щих регистров начальных условий по производным и по Функции, выходы которых соединены со вторыми входа" ми соответствующих накопителей значений производных и функции положительного аргумента и с третьими информационнымн входами соответствующих регистров производных и Функции, второй и третий входы накопителя. значения функции отрицательного аргумента соответственно соединены с выходом регистра начальных условий по функции и с выходом элементов И первой группы, выход накопителя значения функции отрицательного аргумента соединен с .первым информационным входом схемы сравнения и с информационным входом регистра предыдущего значения частичной суммы, выход которого подключен к информационным входам элементов И (р+1)-й группы, выходы которых подключены ко второму .информационному входу схе мы сравнения, выходы элементов И первой группы подключены к первому ин- . Формационному входу разрядов регистра .предыдущего значения функции, вцход которого соединен с информационным входом регистра предпредыдущего значения функции, выход регистра пред- "предыдущего значения функции подключен к информационным входам элементов И (р+2)-й группы, выходы которыхподключены к третьему ийформационномувходу схемы сравнения, управляющиевходы элементов И (р+1)-й и (р+2)-йгрупп соответственно подключены кнулевому и единичному выходам триггера контроля, первый управляющий вход схемы сравнения соединен с выходом узла контроля нуля, вход которого соединен, с выходом блока вычисления членов ряда Тейлора отрицательного аругмента, вторые входы блоковвычисления членов рядов Тейлора положительного аргумента н блока вычисления членов ряда Тейлора отрицатель-.ного аргумента соединены с выходомрегистра приращений аргумента, инфор.мационный вход регистра приращения аргумента, информационные входы регистров постоянных коэфФициентов, второй информационный вход регистра предыдущего значения функции, вторые информационные входы регистров начальных условий по производным н по Функции,. третви входы накопителей значений производных н функции положительного аргумента, четвертый вход накопителя значений функции от-, рицательного аргумента., четвертые информационные входы регистров про-изводных н функции подключены к информационному входу генератора, первые управляющие входы накопителей значений, производных положительного аргумента, значений Функции положительного аргумента, значения Функ 1023340 16ции отрицательного аргумента, второй управляющий вход схемы сравнения, управляющий вход регистра предыдущего значения частичной суммы, управляющие входы блоков вычисления членов рядов Тейлора положительного аргумента и блока вычисления членов ряда Тейлора отрицательного аргумента, первый управляющий вход регистра приращения аргумента, первые управляющие входы регистров производных 10 и регистра функции, первые управляющие входы регистров начальных условий по производным и по функции, первый нулевой вход триггера контроля, первый управляющий вход регист ра предыдущего значения функции, уп". равляющие входы узлов умножения, управляющие входы регистров постоянных коэффициентов, а также единичный вход триггера контроля, второй управляющий вход регистра предыдущего эйачения функции, управляющий вход регистра предпредыдущего значения функции, второй управляющий вход накопителя значения функции отрицательного аргумента, управляющие входы элементов И групп с первой по р-ю, вторые управляющие входы регистров производных и регистра функции, вторые управляющие входы регистров начальных условий по производным и по функции, второй нулевой вход триггера контроля; третьи управляющие входы регистров производных и функции, вторые управляющие входы накопителей значений про изводных и функции положительного аргумента, третий управляющий вход накопителя значения функции отрицательного аргумента, второй управляющий вход регистра приращения аргумен та соединены с управляющим входом генератора, выход регистра функции подключен к первому выходу генератора, выход схемы сравнения подключен ко второму выходу генератора. 45Кроме того, блок вычисления числовых значений производных произведения переменных, количество которых равно 1+4 (где 11 =1,21), а порядок производных равен 1 (где 1=0, 1,21-1), содержит К с регистров первых сомножителей и их производных 1"й (где 1=1-:К) строки 4-го (где )=1-.ц) столбца, (К) с 1 регистров вторых сомножителей и их производных 1-й (где 1=2-:М) строки 11-го (где 4=1-,с 1) столбца и регистр вторых сомножителей и их производных первой строки первого столбца, 1-1 регистров коэффициентов, Мдвухвходовых сумматоров коэффициентов, 1-2 60 первых узлов умножения, М вторых узлов умножения, -входовый сумма-. тор, группу элементов И, регистр количества сомножителей в нелинейности, причем выходы каждых преды дущего и последующего регистров коэффициентов подключены к входам соответствующего двухвходового сумматора коэффициентов, выход которого подключен к информационному входу тогоже последующего регистра, выходырегистров коэффициентов, за исключением выхода первого регистра коэффициентов, соединены с первымивходами соответствующих первых узловумножения, вторые входы которых соединены с выходами регистров первыхсомножителей и их производных первого столбца соответствующей 1-й(где 1=2-;1-1) строки, при этом выходы регистров первых сомножителейи их производных первого столбца1-й (где 1=1+к) строки соединеныс первыми информационными входамирегистров первых сомножителей иих производных всех ц столбцовсоответственйо той же 1-й строки,выходы регистров первых сомножителейи их производных 1)-го (где М =2,3,,) столбца каждой 1-й (где1=1-;1) строки соединены со вторымиинформационными входами регистровпервых сомножителей и их производных Я -1)-го столбца той же каждой1-й строки, третьи информационныевходы регистров первых сомножителейи их производных 1-го, 2-го,ц-го столбцов всех 1 (где 1=1 в ,к)строк подсоединены к соответствующим входам производных и функцииблока, выходы первых узлов умножения и выходы регистров первых сомножителей и их производных первой и1-й строк первого столбца соединены.с первыми входами соответствующихузлов умножения, вторые входы которых соединены с выходами соответствующих регистров вторых сомножителей и их производных первого столбца 1-й (где 1=2+1) строки и регистравторых сомножителей и их производныхпервого столбца первой строки, выходы вторых узлов умножения соединеныс входами М-входового сумматора,выход регистра вторых сомножителейи их производных первого столбцапервой строки и выходы регистроввторых сомножителей и их производных первого столбца 1-й (где 1=2 в ,Е)строки соединены с первыми информационными входами регистров вторыхсомножителей и ихпроизводныхвсех ц столбцов последующей 1+1 строки, выходы регистров вторых сомножителей и их производных 1)-го (где(где 1=2-:к)строки соединены со вторыми информационными входами регист-.ров;вторых сомножителей и их производных (М -1)-го столбца той же каждой 1-й строки, первый и второй инфор,мационные входы регистра вторых сомножителей и их производных первойстрокй первого столбца соответственно ляющим входом блока, второй управлясоединены с входом переменного коэф-,ющий вход регистра приращения аргуфициента блока и с выходом М-входо" мента, второй управляющий вход ревого сумматора, при этом выход М-вхо- гистра значения аргумента в началедового сумматора подключен к входуинтервала и управляющий вход регистгруппы элементов И, выход которой 5 ра значения аргумента в конце интерсоединен с выходом блока, первые вала, третий управляющий вход Реуправляющие входы регистров первых гистра приращения-аргумента и третийсомножителей и их производных 1-го, управляющий вход регистра значения2-го, , ц-го столбцов 1-Х, гдеаргумента в начале интервала соеди(н=1-М) строк и регистров вторых со иены со вторым управляющим входоммножителей и их производных 1-го, блока, первый выход блока соединен2-го и-го столбцов 1-х (гдес выходом схемы сравнения, второй=2-; М) строк соединены с соответст- выход блока соединен с выходоМ реВУЮщими выходами регистра количества гистра значения аргумента в началесомножителей в нелинейности, вход . 35 интервала.которого соединен с входом количества сомножителей в.нелинейности бло- Кроме того, блок вычисленияка, первый управляющий вход регист- членов ряда Тейлора содержит регистр.ра вторых сомножителей и их производ- узел деления, первый узел умноженых первой строки первого столбца; 2 О ния, второй узел умножения, причемвторые управляющие входы регистров. выходы первого узла умножения ипервых, сомножителей и их производ-. Регистра соответственно соединены сных:и регистров вторых сомножителей . первым информационным входом регисти их производных, синхронизирующиера и с входом делимого узла делевходы регистров первых сомножителей 25 ния, выход которого соединен с пери их производных, регистров вторых . вым входом первого узла умножения исомножителей и их производных и ре- с первым входом .второго узла умногистров коэффициентов, за исключе- . жения, второй вход и выход которого " нием .первого регистра коэффициентов соответственно соединены с первымтретьи управляющие входы регистРов ЗО входом и выходом блока, второй входпервых сомножителей и их производ- , первого узла умножения и второй .инных, управляющий вход гРуппы эле-формационный вход регистра соединементов И,.управляющие входы первых ны со вторым входом блока; вход делии вторых узлов умножения соединены . теля узла деления управляющий входс управляющим входом блока. . регистра управляющий вход узла деле 35Причем блок задания интервала : . ния, управляющие входы первого и.аргумента содержит регистр прираще-второго узлов умножения соединены . ния аргумента, сумматор, регистр с управляющим входом блока.значения аргумента в начале интерва Блок уп авления со еРегистр значения аргумента вато : тртерзала схему сравнения фпричем первый вход сумматора сОедихронных й 5-т игге в нен а выходом регистра приращенийных Й 5-триггера, девятнадцать элеаргумента, информационный вход кото- " ментов И, группу элементов И, семь Рого соединен с информационным вхо- , два дешифратора, реэлементов ИЛИ дом блока, второй вход сумматора 45. гистр с единичньщ кодированием, три и его вйход соединены соответствен- цересчетные схемы, кольцевой счетчик; Но с выходом и первым информацион- кнопку. "Исходное состояние", кнопку ным входом, регистра .значения аргу-. . Пуск" пРичем единиЧный выход пермента в начале интервала п и этом. Вого синхРонного К 5-триггера соедивыход регистра значения ар у ентас ервыми входами первого, вто 5 О ого т етьев начаАе интервала соединен с пер- Ртретьего, пятого, шестого, Вым выходом схемы сравнения, второй восьмого элементов И, а нулевой вы-. вход которой соединен с входом ре- ", ход.соединен с его единичным синхрои-. гистра значения аргумента в конце нфФ входом и с пеРвым входом седьмоинтервала, соответственно подключе-. :го элемента И, единичный выход второны к первому и второму входам схе 55 го синхРонного В 5-триггера соединен мы.сравнения, второй информационный со вторыми. входами первого, шестого, вхоД Регистра значения аргумента в . ВосьмогО элементов.И а нулевой выначале интервала и информациоиныйхоД соедииен С первыМ вХодОм чЕтВЕр- .вход Регистра значения аргумента того элемента И и вторыми входами в конце интервала соединены с инфор) третьего, пятого и седьмого элеменмационным входом блока,.первый управ- Тов И, единичный выход третьего ляющий вход регистра приращения ар" синхронного Ю-триггера соединен согумента и первый управляющий вход ре" :вторыми Входами второго элемента Й, .гистра значения аргумента в началечетдертого элемента И и с третьиминтервала соедИнены с первым управ-,5 )Входом шестого элемента И, а нулевойвыход - с третьими входами первого и восьмого элементов И, выходы первого, второго, третьего элементов И подключены к соответствующим входам первого элемента ИЛИ, выход которого соединен с нулевым синхронным входом первого синхронного Я 5-триггера, выходы четвертого и пятого элементов И подключены к соответствующим входам второго элемента ИЛИ, выход которого соединен с единичным син хронным входом второго синхронного В 5-триггера, выходы шестого и седьмого элементов И подключены к соответствующим входам третьего элемента ИЛИ, выход которого соединен с 15 нулевым синхронным входом третьего синхронного, В 5-триггера, выход восьмого элемента И соединен с нулевым и единичным синхронными входами соответственно второго и третьего синхронных В 5-триггеров, единичный выход четвертого синхронного В 5-триггера соединен с первыми входами девятого, двенадцатого и тринадцатого элементов И, а нулевой выход соединен с первыми входами девятого и одиннадцатого элементов И, единичный выход пятого синхронного В 5-триггера соединен со вторыми входами девятого, десятого и двенадцатого элементов И, а нулевой выход соединен со вторыми входами одиннадцатого и тринадцатого элементов И, выходы девятого итринадцатого, десятого и одиннадцатого элементов И соответственно подключены к соответствующим входам четвертого и пятого элементов ИЛИ, выходы которых соответственно соединены с нулевым и единичным синхронными входами четвертогосинхронного В 5-триггера, выходы двенадцатого и тринадцатого элементов Исоответственно соединены с нулевыми единичным синхронными входами пятого синхронного В 5-триггера, первыенулевые асинхронные входы первого, 45второго, третьего, четвертого и пятого синхронных Р 5-триггеров соединены с выходом кнопки "Исходное состояние", вход которой соединен свыходом генератора тактовых импульсов, единичный асинхронный вход пер 5вого синхронного В 5-триггера и вторыенулевые асинхронные входы второго,третьего, четвертого и пятого синхронных В 5-триггеров соединены с выходом шестого элемента ИЛИ, синхро 55низирующие входы первого, второго,третьего, четвертого и пятого синхронных Р 5-триггеров соединены с выходом четырнадцатого элЕмента И,первый и второй входы которого соответственно соединены с выходом генератора тактовых импульсов и с единичным выходом первого асинхронногоЯ 5-триггера, единичный вход которогоподключен к выходу кнопки "Пуск", .65 вход которой соединен с выходом генератора тактовых импульсов, выходыпервого, второго и третьего синхронных В 5-триггеров подключены к входампервого дешифратора, а выходы четвертого и пятого синхронных Р 5-триггеров подключены к входам второго дешифратора, нулевой выход первого дешифратора соединен с управляющимвходом регистра с единичным кодиро 1 ванием, первый выход первого дешифратора соедийен с установочным входомкольцевого счетчика и с нулевымвходом второго асинхронного В 5-триггера, второй выход первого дешифратора соединен с первыми входами Кэлементов И группы элементов И,с первыми входами седьмого элемента ИЛИ, девятнадцатого элемента Ии с входом кольцевого счетчика,третий выход первого дешифратора соединен с первыми входами пятнадцатого и шестнадцатого элементов И,вторые входы которых соединены с выходом четырнадцатого элемента И,четвертый выход первого дешифраторасоединен со вторым входом седьмого элемента ИЛИ, пятый выход первого дешифратора соединен с единичнымвходом второго асинхронного В 5-триггера, единичный выход которого соединен со вторым входом девятнадцатогоэлемента И, седьмой выход первогодешифратора соединен с третьим входом одиннадцатого элемента И, выхоДрегистра с единичным кодированиемсоединен с входом установки коэффициентов пересчета первой пересчетной схемы, вход которой соединен свыходом второй пересчетной схемы, входвторой пересчетной схемы соединенс выходом пятнадцатого элемента И,кроме того, выход второй пересчетной схемы соединен с четвертымивходами первого и восьмого элементов И, а выход первой пересчетнойсхемы соединен с пятым входом первого элемента И, установочные входы первой, второй и третьей пересчет.ных схем соответственно соединеныс выходом кнопки "Исходноесостояние" и с выходом шестого элементаИЛИ, первый выход второго дешифратора соединен с первыми входамисемнадцатого и восемнадцатого элементов И, вторые входы которых соединены с выходом четырнадцатого элемента И, выход семнадцатого элемента И соединен с входом третьейпересчетной схемы, выход которой соединен с третьим входом тринадцатого элемента И, к первому входу блока подключен информационный входрегистра с единичным кодированием,ко второму входу блока подключенпервый вход шестого элемента ИЛИ,к третьему входу блока подключенвторой вход шестого элемента ИЛИ21 1023340 221 и второй вйход блока, к четвертомунения, регистр 14 предпредьщущего входу блока подключен нулевой вход ,значения функции, регистр 15 предыпервого асинхронного В 5-триггера; дущего значения функции, группы 1-к первому выходу блока подключены ну.-, 16 элементов И, группу 16 гг элемен левой выход первого дешифратора тов И, узел 17 контроля нуля, ревторай и третий выходы второго дешиф гистр 18 предыдущего значения частичратора,.ко второму выходу блока под- ной суммы, триггер 19 контроля, груп. ключены третий вход блока, седьмой пы 20 и 20 элементов И, пересчет- выход первого дешифратора и выход ную 21 схему, блок 22 управления, восеююцатого элемента И, к треть- элемент 23 И. ему выходу блока подключен нулевой 10выход первого дешифратора, к четвер- Регистры 1-1 производных и ретому выходу блока подключены нулевой :гистр 1 Функции соединены последои шестой выходы первого дешифратора, вательно: .выход -го (где 1=2,3 к йятому выходу. блока подключен ну- . и) регистра подключен к первому левой выход первого дешифратора, . я информационному входу (1-1)-го рек шестому выходу блока подключены гистра. К выходам регистров 1 -1 нулевой и первый выходы первого де- производных и регистра 1( функции шифратора, к седьмому выходу блока подключены входы производных и функ- подключены нулевой, первый, второйции блоков 4 -4 коммутации нели- и пятый выходы первого дешифратора, о нейностей, входы номеров регистров вйходы М элементов И группы, выходй производных.и регистра функции кото- седьмого элемента ИЛИ, шестнадцато- рых соединены с соответствующими го и девятнадцатого элементов И : входами номеров регистров производи выход первой пересчетной схемы. ных и регистра функции устройства.Входы производных и функции, вход пеНа Фиг. 1 представлена структУР- ременного коэффициента и вход колиная схема устройства для решейия диф чества сомножителей в нелинейности ференциальных уравнений; на Фиг. 2 - блоков 5 -5. вычисления числовых структурная схема примера реализации значений производных произведения генераторов 3-Зг, перегленных коэф-:переменных соответственно соедйнефициентов и генератора Зг,+ правой ЗО ны с выходами соответствующих блочасти; на Фиг. 3 - то же, блоков ков 4 -4 коммутации нелинейностей,) И4 -41, кбммутации нелинейностей; на с первыми выходами соответствующих фиг. 4 - то же, блоков 5 -5 вычис-. генераторов 3 -3 переменных коэфления числовых значений пройзводных фициентов и с входом задания коли- произведения переменных; на Фиг. 5 - 35,чества сомножителей в нелинейности то же, блока задания и контроля ин-, устройства, Первый вход блока 22 тервала изменения аргумента; на . ;управления подключен к входу задафиг. 6 - то же, блоков 91 -9 вычис- ния количества сомножителей в нелиления чЛенов рядов Тейлора положитель. нейности устройства, Выходы блоков ного аргумента и блока 10 вычисления 4 О 5 -5 вычисления числовых значений членов ряда Тейлора отрицательного производных произведения переменных аргумента; на фиг. 7 - то же, бло- . и первый выход генератора 3+ прана 22 управления. вой части соединены с соответствую Устройство для решения дифферен-щими входами сумматора 6, выход котоциальных уравнений (Фиг. 1) содер"рого соединен с первым информационжит регистр .11 функции и регистры ным входом регистра 1,(п)-й про- . 12 -1, производных, регистр 2 началь- изводной. Информационйые входы гененых условий по функции и регйстры раторов 3-3 переменных коэффициен-2 начальных условий по производ- . тов и генератора 3+ правой части ным, генераторы 3 -Зи переменных коэф. соединены с входами шага, постоянфициентов, генератор Згг+, правой ных коэффициентов и начальных усло 50части, блоки 4 -4 г, коммутации нели-, Вий генераторов устройства, вторые нейностей, блоки 5 -5 вычисления : выходы которых соединены с соответчисловых значений производных про- ствующими (а+3).-ми входами элеменизведения переменных, сумматор 6, ,та 23 И. Выход каждого регистра 1-3, Ьлок 7 задания интервала аргумента; 5 производных и регистра 1 Функции регистр 8 приращения аргумента, соединен с первым входом соответртблоки 9 -9 п вычисления членов рядов вующего блока 94 -9 г, вычисления члеТейлора положительного аргумента, нов ряда Тейлора положительного аргу- блок 10 вычисления членов ряда .Тей- :мента, выходы каждого из которых лора отрицательного аргумента, на со второго по и-й соединены с первым копитель 11 л значения функции и на- . входом соответствующего накопителя .копители 112-114, значений производ- .11-11 значений производных положиных положительного аргумента, на"тельного аргумента,а выход первогокопитель 12 значения функции отри-с первым входом накопителя 11 зна-, цательного аргумента, схему 13 срав 65 чения функции положительного аргу 23102334024мента. Выход каждого йакопителя 11 л -11 и значений производных и зна чения Функции положительного аргумента подключен к информационным входамэлементов И соответствующей группы16 -16,. выходы которых соединены со вторыми информационными входами соответствующих регистров 1 -1 прол и изводных и Функции. Выход регистра 1 Функции соединен с первым входомблока 10 вычисления членов ряда Тейлора отрицательного аргумента, выход которого соединен с первымвходом накопителя 12.значения Функции отрицательного аргумента. Выходы элементов И группы 16 л подключены к информационному входу соответствующих разрядов регистра 15 предыдуцего значения Функции, выход которого соединен с информационным входом регистра 14 предпредыдуцего значения функции, Первый информационный вход схемы 13 сравнения соединен свыходом накопителя 12 значения Функции отрицательного аргумента, Вторые входы блоков 9 -9 и вычисления членов рядов Тейлора положительного аргумента и второй вход блока 10 вычисления членов ряда Тейлора отрицательного аргумента соединены свыходом регистра 8 приращения аргумента. Выходы элементов И групп16 -16 элементов И соединены с соответствующими выходами производных и Функции устройства, с первыми информационными входами соответствующихрегистров 2 л -21 л начальных условийпо производйым и по функции, выходыкоторых соединены со вторыми входамисоответствующих накопителей 11 -11, .значений производных и Функции положительного аргумента и с третьими ин формационными входами соответствующих регистров 1-1 производных .Функции. Второй и третий входы накопителя 12 значения Функции отрицательного аргумента соединены соответственно с выходом регистра 2начальных условий по Функции и с выходом элементов И группы 16 элементов И, Выход накопителя 12 значения Функции отрицательного аргумента соединен с информационным входом регистра 18 предыдущего значения частичной суммы, выход которого подключен к информационным входам элементов И группы 20 л элементов И, выходы которых подключены ко второму информацион-ному входу схемы 13 сравнения. Вы-, ход регистра 14 предпредыдуцвго значения функции подключен к инфор.мационным входам элементов И группы 20,2 элементов И, выходи которых 60 подключены к третьему информационному входу схемы 13 сравнения. Управ,ляющие входы элементов И групп 20 и 20 элементов И подключены соответственно к нулевому и единичному 65 выходам триггера 19 контроля, единич 1 ный вход которого, второй управляющий вход накопителя 12 значения функции отрицательного аргумента, .первые управляюцие входы регистров 2 лначальных условий по производным и по функции, управляющие входы элементов И групп 16 л -16 элементов И, управляющий вход регистра 14 предпредыдущего значения Функции, первый управляющий вход регистра 15 предыдущего значения функции, вторые управляющие входы регистров 12-1 производных и регистра 1 функции,. второй вход блока 22 управления и первый установочный вход пересчетной 21 схемы подключены к выходу элемента 23 И, (и+2)-й вход которого соединен с выходомсхемы 13 сравнения, Первый управляюций вход схемы 13 сравнения соединен с выходом узла 17 контроля нуля, вход которого соединен с.выходом блока 10 вычисления членов ряда Тейлора отрицательного аргумента. Первый нулевой. вхоД триггера 19 контроля, третьи управляющие входы регистров 1 -1 и производных и функции, вторые управляющие входы накопителей 11 -11 значений произиводных и Функции положительного аргумента, третий управляюц 1 ий вход накопителя 12 значения Функции отрицательного аргумента, второй управляющий вход регистра 8 приращения аргумента, первый управляющий вход блока 7 задания .интервала аргумента, третий вход блока 22 управления соединены с выходом пересчетной 21 схемы. Второй информационный вход регистра 15 предыдущего значения функции, вторые информационные входы регистров 2 л -2 и начальных условий по производным и по Функции, третьи входы накопителей 11 л -11 значений производных и Функции положительного аргумента, четвертый вход накопителя 12 значения функции отрицательного аргумента, информационный вход блока 7 задания интервала аргумента и информационный вход регистра 8 прирацения аргумента соединены с входом задания начальных условий, границ интервала и щага устройства. Четвертый 1вход блока 22 управления соединен с первым выходом блока 7 задания интервала аргумента, второй выход которого подключен к информационным входам элементов .И группы 16+ элементов И, выходы которых соединены с выходом аргумента устройства, Первый выход блока 22 управления соединен спервым управляющим входом каждого накопителя 11-11 значений производных положительного аргумента, накопителя 11 л значения функции положительного аргумента, накопителя 12 значения функции отрицательного аргумента, со вторымуправляющим входом схемы 13 сравцения, с управляющим входом регистра 18 предыдущего значения частичной суммы. Второй выход блока 22управления соединен с управляющим 5входом каждого блока 91 -9 и вычисления членов рядов Тейлора положитель"ного аргумента и блока 10 вычисле ния членов ряда Тейлора отрицательного аргумента. Третий выход блока 22 10управления соединен с первым управляющим входом регистра 8 приращения аргумента. Четвертый выход блока 22 управления соединен с первым .уйравляющим входом регистров 1 -1 15производных и регистра 1 . функции,со вторым установочным входом переечетной 21 схевы. Пятый выход бло,ка 22 управления соединен со вторыми управляющими входами регистров2"2 начальных условий по производнйм и по функции, со вторьм управляющим входом регистра 15 предыдущего значения Функции, со вторым нулев м входом три ер 19 контр ля 25Шестой вход блока 22 управления соединен со вторым управляющим входомблока 7 задания интервала аргумента. Кроме того, первый, второй, тре-"тий, четвертый, пятый и седьмойвыходы блока 22 управления, а также ЗОвыход. элемента 23 И и выход пересчетной 21 схемы соединены соответственно с управляющими входами генераторов 31 -Зи переменных коэффици-ентов и генератора з.+,1 правой час. ти, Седьмой выход блока 22 управле"ния соединен с управляющими входамиблоков 41-4, коммутации нелинейностей, с управляющими входами блоков51-5 вычисления числовых значений . 4 Опроизводных произведения переменны 5 с,со входом пересчетной 21 схемы,Каждый генератор переменных коэф-. фициентов и генератор правой части 45 (фиг.2).содержат регистры 24 -24.Р производных и регистр 241 Фуйкции, регистры 25 -25 начальных условий по производным .и регистр 251 начальных условий по Функции, регистры5(1 26 -2 бр постоянных коэффициентов, узлы 27 -27 р умножения, сумматор 28, регистр 29 приращения аргумента, блоки 301-30 р,вычисления членов рядов Тейлора положительного аргумента, блок 31 вычисления членов ря да Тейлора отрицательного аргумен- та, накопители 32"32 р значений производных и накопйтели 32+ эна" чения функции положительного аргумен- та, накопитель 33 значений Функции 60 отрицательного аргумента, схему 34 сравнения, регистр 35 предпредыдущего значения Функции, регистр 36 предыдущего значения Функции, группы 371 -37 р элементов И, узел 38 65 контроля нуля, регистр 39-предыдущего значейия частичной суюы, триггер 40 контроля, группы 41 и 412 элементов И.Регистры 24-24 производных и регистр 241 Функции соединены последовательно: выход 1-го (где 1= 2, 3, ,р) регистра подключен к первому информационному входу (1-1)-го регистра. Выход каждого регистра 24-24 р производных и регистра 241 функции соединен с первым входом соответствующего блока .ЗО -30 р вычисления членов рядов Тейлора положительного аргумента и с первым входом соответствующего узла 27 -27 р умножения, второй вход которого соединен с выходом соответствующего регистра 26 -2 бр .постоянных коэффициентов. Выходы узлов.27 -27 умножения соединены с соответствующими входами сумматора 28, выход которого соединен с первым информационным входомрегистра 24 р (р)-й производной. Вы ходы блоков 30-301, вычисления членов рядов Тейлора положительного аргумента соединены с первыми входами соответствующих накопителей 32 -32 значений производных положительного аргумента, а выход блока 301 вычисления членов ряда Тейлора положительного аргумента соединен с первым входом накопителя 32 значения Функции положительного аргумента. Выход регистра 241 функции соединен с первым входом блока 31 вычисления членов ряда Тейлора отрицательного аргумента, выход которого соединен с первым входом накопителя 33 значения функции отрицательного аргумента, Выходы накопителей 321 -32 р значений производных и функции положительного аргумента подключены соответственно к информационному входу элементов И групп 371 -37 элементов И, выходы которых соединены совторыми информационными входами соответствующих регистров 241-24 произ-водных и функции и с первыми инфор"мационными входами соответствующихрегистров 25 -25 о начальных условийпо производным и по функции, выходыкоторых соединены.со вторыми входа-, ми соответствующих накопителей 32( - 32 р значений производных и функции положительного аргумента.и с третьими.информационными входами соответствукщих регистров 24 -24 про-,)1иэводных и Функции, Второй и третийвходы накопителя 33.значения функции отрицательного аргумента соответст.венно соединены с выходом регистра 251 начальных условий по функции и с выходом элемента И группы 371 элементов И. Выход накопителя 33 значения Функцииотрицательного ар- . ,гумента соединен с первым информа 1 ционным входом, схемы .34 сравнениятретий выход блока управления соеХРГ,иен с первым управляющим входом регистра приращений аргумента, четвертый выход блока управления соединен.с первым управляющим входом регистров производных и регистра функции,о тли ч а ю щ е е с я тем, что,с целью расширения функциональныхвозможностей за счет решения неоднородных линейных и нелинейных дифференциальных уравнений с переменными коэффициентами, в него введеныи блоков коммутации нелинейностей,и блоков вычисления числовых значений производных произведения перемен.ных, и генераторов переменных коэффициентов, генератор правой части,орегистров начальных условий попроизводным и регистр начальных условий по функции, блок задания интервала аргумента, регистр предыдущего значения частичной суммы, узелконтроля нуля, триггер контроля,(и+1)-я, (и+2)-я и (п+3)-я группыэлементов И, пересчетная схема иэлемент И, причем входы производныхи функции, входы номеров регистровпроизводных и регистра Функции блоков коммутации нелинейностей соединены соответственно с выходами регистров производных и регистра функции и с соответствующими входами номеров регистров производных и регистра функции устройства, входы производных и функции, вход переменногокоэффициента и вход количества сомножителей в нелинейности блоковвычисления числовых значений производных произведения переменных соответственно соединены с выходами соответствующих блоков коммутации нелинейности, с первыми выходами соответствующих генераторов переменныхкоэффициентов и с входом заданияколичества сомножителей в нелинейности устройства, первый вход блокауправления подключен к входу задания количества сомножителей в нелинейности устройства, выходы блоковвычисления числовых значений производных произведения переменныхи первый выход генератора правойчасти соединены с соответствукюцимивходами сумматора, информационныевходы генераторов переменных коэффициентов и генератора правой частисоединены с входами шага, постоянных коэффициентов и начальных усло:вий генераторов устройства, вторыевыходы которых соединены с соответствуюцими (и+1) -ми входами элемента И, выходи элементов И с первойло и - ю группы соединены с соответствуюцими выходами производных ифункции устройства, с первыми информационными входами соответствуюцихрегистров начальных условий по производным и функции вьходы которых соединены с вторыми входами соответ ствующих накопителей значений производных и функции положительного аргумента и с третьими информационными входами соответствующих регистров производных и функции, второй и третий входы накопителя значенийфункции отрицательного аргумента соединены соответственно с выходом регистра начальных условий по функции и с выходами элементов И первой группы, выход накопителя значенияфункции отрицательного аргумента сое.динен с информационным входом регистра предыдущего значения частичной суммы, выход которого подключен к информационным входам элементов И(о+2)-й группы, выходы которых подключены к второму информационномувходу схемы сравнения, выход регистра предпредыдущего значения функцииподключен к информационным входамэлементов И (и+3)-й группы, выходыкоторых подключены к третьему информационному входу схемы сравнения,управляюцие входы элементов И (в+2)-йи (л+3) -й групп подключены соответственно к нулевому и единичному выходам триггера контроля, единичный вход которого, второй управляюцийвход накопителя значений функции отрицательного аргумента, первые управляющие входы регистров начальныхусловий по производным и но функции, управляющие Рходы элементов И групп с первой по (и+1)-ю, управляюций вход регистра предпредыдуцего значения функции, первый управляющий вход регистра предыдуцего значения функции, вторые управляющие входы регистров производных и регистра функции, второй вход блока управления и первый установочный вход пере- счетной схемы подключены к выходу элемента И, (и+2.)-й вход которого соединен с выходом схемы сравнения, первый управляющий вход схемы сравнения соединен с выходом узла контроля нуля, вход которого соединен с выходом блока вычисления членов ряда Тейлора отрицательного аргумента, нулевой вход триггера контроля, третьи управляющие входы регистров производных и функции, вторые управляюцие входы накопителей значений производных и функции положительного аргумента, третий управляюций вход накопителя значения функции отрицательного аргумента, второй управляюций вход регистра прирацения аргумента, первый управляющий вход блока задания аргумента, третий вход блока управления соединены с выходом пересчетной схемы, второй информационный вход регистра предыдущего значения функции, вторые информационные входырегист 28271023340и с информационным входом регистра 39 предыдущего значения частичной суммы, выход которого подключен к информационным входам элементов И группы 411 элементов И, выходы которых подключены ко второму информационному .входу схемы 34 сравнения. Выходы элементов И группы 371 элементов И подключены к первому информационному входу разрядов регистра 36 предыдущего значения функции, выход .которо го соединен с информационным входом регистра 35 прецпредыдущего значения функции, выход которого подключен к информационным входам элементов И группы 41 элементов И, вы ходы которых подключены к третьему информационному входу схемы 34 срав- нения, управляющие входы элементов И групп 411 и 41 элементов И соответственно подключены к нулевому и единичному выходам триггера 40 контроля. Первый управляющий вход схемы 34 сравнения соединен с выходом узла 38 контроля нуля, вход которого соединен с выходом блока 31 вычисления 25 членов ряда Тейлора отрицательного аргумента. Вторые входы блоков 301 - 30 р вычисления членов рядов Тейлора положительного аргумента и блока 31 вычисления членов ряда Тейлора отрицательного аргумента соединены с выходом регистра 29 приращения аргумента. Информационный вход .регистра 29 приращения аргумента, инфор- мационные входы регистров 26 -26 р постоянных коэффициентов, второй информационный вход регистра 36 предыдущего значения функции, вторые информационные входы регистров 25 -25 р начальных условий по производным и по функции, третьи входы накопителей 40 321 -321, значений производных и Функ . ции положительного аргумента, четвертый вход накопителя 33 значения функции отрицательного аргумента, четвертые информационные входы регистров 24-24 р производных и функции подключены к информационному входу генератора. Первый управляющие входы накопителей 32 -32 зна"1чений производных положительного аргумента, накопителя 321 значения функции положительного аргумента, накопителя 33 значения функции отрицательного аргумента, второй управляющий вход схемы 34 сравнения, управляющий вход регистра 39 предыдущего значения частичной суммы, управляющие входы блоков 30,1-30 р вычисления членов рядов Тейлора положительного аргумента и . блока 31 вычисления членов ряда Тейлора отрицательного аргумента, первый управляющий вход регистра 29 приращения аргумента, первые управляющие входы регистров 24-24: проР ,изводных и регистра 24 функции,. 65 первые управляющие .входы регистров 5 -25 начальных условий по производным и по функции, первый нулевой вход триггера 40 контроля, первый 1 управляющий вход регистра 36 предыдущего значения функции, управляющие входы узлов 27 -27 Р умножения, управляющие входы регистров 26 -26 р постоянных коэффициентов, а также единичный вход триггера 40 контроля, второй управляющий вход регистра 36 предыдущего значения функции, управляющий вход регистра 35 предпредыдущего значения функции, второй управляющий вход накопителя 33 значения функции отрицательного аргумента, управляющие входы элементов,И групп 37 -37 р элементов И, вторые управляющие входы регистров 24-24 р производных и регистра 24 функции, вторые управляющие входы регистров 5 -25 начальных условий по производнйм и по функции, второй нулевой вход триггера 40 контроля, третьи управляющие входы регистров 24 -24 р производных и функции, вторье управляющие входы накопителей 32 -32 р значений производных и функ.ции положительного аргумента, третий управляющий вход накопителя 33 значения функции отрицательного аргумента, второй управляющий вход регистра 29 приращения аргумента соединены с управляющим входом генератора, выход регистра 24 функ-: ции подключен к первому выходу генератора, выход схемы 34 сравнения под ключен. ко второму выходу генератора.Блок коммутации нелинейности (Фиг. 3) содержит регистры 42 -42, коммутаторов, коммутаторы 43 -43 Информационные входы коммутаторов 43 -43 соответственно соединены с входамй производных и функции блока. управляющие входы коммутаторов 431 -43, сбответственно соединены с выходами регистров 42 -42, коммутаторов, информационные и управляющие входы которых соответственно сое. динены с входами номеров регистров производных и регистра функции блока и с управляющим входом блока. Выходы коммутаторов 431-43),.соединены с выходами блока.Блок вычисления числовых значений производных произведения переменных (фиг, 4) содержит регистры 444,1 первых сомножителей и их производных 1-й (где 1=1-;М) строких -го (где 11=1-;-ц) столбца, регистры 45,; 1 вторых сомножителей и их производных "й (где 1=2-;к) строки У-го (где 11=1+р) столбца и регистр 45 вторых сомножителей и их производных первой строки первого столбца, регистры 461-46 к.и коэФфициентов, двухвходовые сумматоры 47 -47коэффи- производных л 1-го (где 4=2;31) циентов, первые узла 481 -48коэф ,столбца каждой 1-й (где 1=2+1) Фициентов умножения, вторые узлыстроки соединены .со вторыми информа -49 умножения, 1-входовой 50 сум ционнымн входами регистров 45 вто 14 матор, группу 51 элементов И, ре- рых сомножителей и их производных гистр 52 количества сомножителей в .(11-1)-го столбца той же каждой 1-й нелинейности. Выходы каждых предку-. строки, Первый и второй информационщего и последующего регистров 46 л - ,ные входы регистра 45 вторых со/1 46коэффициентов подключены к вхо- множителей и их производных первой дам соответствующего Двухвходового . строки первого столбца соответствен -47 сумматора коэффициентов, вы- о но соединены с входом переменного ход которого подключен к информацион коэффициента блока, с выходом 1-вхоному входу того же последующего ре- . дового 50 сумматора. При этом выход гистра. Выходы регистров 46-46 л 1-входового сумматора подключен к коэффициентов соединены с первыми входу группы 51 элементов И, выход входами соответствующих. первых узлов 15.которой соединен с выходом блока.48 л -48: умножения, вторые входы Первые управляющие входа регистров которых соединены с выходами регист 44 .1 первых сомножителей и их произров 44 первых, сомнОжителей и их водных 1-го, 2-.го, . , ц-го столб- производных первого столбца соответ- цов 1-х (где 1=1+Е) строк и регистствующей 1-й (где 1=2-;1-1) строки. . рО ров 45(.11 вторых сомиожителей и их При этом выходы регистров 44 пер- производных 1 го, 2-го, , с 1-го вых сомножителей и их производныхстолбцов 1-х (где 1=2-;1) строк соепервого столбца 1"й (где 1=1-:М) .стро., динены с соответствующими выходами ки соединены с первыми информацион- регистра 52 количества сомножителей .ными входами регистров 44 первых д в нелинейности, вход которого соеоомножителей и их.нроизводных.всех динен с входом количества сомножиц.столбцов соответственно той же телей в нелинейности блока. Первый1-й строки, Выходы регистров 44,1 . . упРавляющий вход регистра 45 втопервых сомножителей и их производ-рых сомножителей и их производных ных 4-го .(где 1=2,3а) столбца первой .строки первого столбца, вто"жд( д - в ,1 с) строки соеди рые управляющие входы регистров 44;, дами реГистров 441.р первых сомножиго сомножителей и их.производных, управ- .столбца той же каждой 1-й строкитретьи информационные входы регистд р р .л. "м кожд " " с Роки ляющие .входы регистров 46 -46 коров. 44 первых сомножителей и ихэффициентов, синхроннзирующие вхопроизвддн 1 2- , . ды регистров 441 первых сомножитеРо ых го, го, , 1 го лейприсоединены к соответствующим вхо-. . . их производных и регистров 46-46дам производных и Функции блока. . 40;коэффициентов, третьи управляющиеВыходя первых узлов.48-48 кумно-. входы регистров 44;р первых сомножения и выходы регистров 44 и 44. жителей и их производных, управ- .первых сомножителей и их пройзвод- ляюций вход группы 51 элеменных первой и Ь.-й строк первого столб- . "тов И, управляющие входй первых и ца соединены с первыми входами вто вторых узлов 48 -48 и 49 -49 умк-я л рых узлов 49 и 49 к умножения, вто" ножения .соединены с управляющимрые. входы которых соединены с вы- :.: входом блока. ходами соответствующих регистров 45: Блок задания интервала аргумента1 фвторых сомножителей и их производ- (Фиг. 5) содержит регистр 53 прира-ных первого столбца 1-й. (где 1=.21 с) 5) щения .аргумента, сумматор 54, рестроки и регистра 45 л, вторых со- , . гистр 55 значения аргумента в начале множителей и их производных первого интервала, регистр 55 значения столбца первой строки. Выходы вторых .аргумента в конце интервала, схеУзлов 49 -49 УмножениЯ. соединейы .,мУ 56 сРавнениЯ. с входами 1 с-входового 50 сумматора.Выход регистра 45,л вторых сомно-. Первый вход сумматора 54 соедижителей и их производных первого , иен с выходом регистра 53 приращестолбЦа .первой строки и выходы ре- . ,ния:аргумента, информационный вход гистров 45,1 вторых сомножителей которого соединен с информационными и их.производных первого столбца .входами блока. Второй вход суьиато-.1-й (где 1=2-;-М) строки соединены 60 ра 54 и его .выход соединены соответс первыми информационными входами ре- ственно.с выходом и первым информа-. гистров 451 вторых сомножителей и ционным.входом реГистра 55 значеих производных всех ц столбцов пос- ния аргумента в начале интервала, ледующей 1+1 строки. Выходи регист" При этом выход регистра 55 значеров 45 ф вторых сомножителей и их 5;ния аргумента в начале интервала исвыход регистра 55 значения аргумен та в конце интервала соответственноподключены к первому и второму входамсхемы 56 сравнения. Второй информационный вход регистра 55, значенияаргумента в начале интервала и информационный вход регистра 55 значенияаргумента в конце интервала соединены с информационным входом блока. Первый управляющий вход регистра 53 приращения аргумента и первый управляющий вход регистра 55 л значения аргумента в начале интервала соединеныс первым управляющим входом блока.Второй управляющий вход регистра 53приращения аргумента, второй управляющий вход регистра 55 л значенияаргумента в начале интервала и управляющий вход регистра 55 значения аргумента в конце интервала,третий управляющий вход регистра 53приращения аргумента и третий управляющий вход регистра 55 значения аргумента в начале интервала соединены со вторым управляющим входом блока. Первый выход блока соединен свыходом схемы 56 сравнения, второйвыход блока соединен с выходом регистра 55 л значения аргумейта в начале интервала,Блок вычисления членов рядов Тейлора (фиг, 6) содержит регистр 57,узел 58 деления, первый узел 59 умножения, второй узел 60 умножения,Выходы первого узла 59 умножения ирегистра 57 соответственно соединены с первым информационным входомрегистра 57 и с входом делимогоузла 58 деления, выход которого соединен с первым входом первого узла59 умноженияи с первым входом второго узла 60.умножения, второй вход и 4 Овыход которого соответственно сое-,динены с первым входом и выходомблока, Второй вход первоГо узла 59умножения и второй информационныйвход регистра 57 соединены со вторым входом. блока, Вход делителя узла 58 деления, управляющий вход регистра .57, управляющий вход узладеления 58, управляющие входы пер"вого и второго 59 и 60 узлов умножения соединены с управляющим входомблока. Блок управления (фиг. 7) содержит генератор 61 тактовых импульсов,синхронные 62 л -62 Р 5-триггеры,асинхронные 63 л и 63 а В 5-триггерыэлементы 64 Ал И, группу 651 -65 кэлементов И, элементы бб "бб ИЛИ,дешифраторы 67 л и 67, регистр 68с единичным кодированием, пере-счетные 69 л -69 схемы, кольцевой70 счетчик, кнопку 71 фИсходноесостояние", кнопку 71 "Пуск"Единичный выход синхроннОго62 л В 5-триггера соединен с первыми 65 входами элементов 64, 64, 64 з, ,64 , 64 и 648 И, а нулевой выход соединен с его единичным синхронным входом и с первым входом элемента 647 И. Единичный выход синхронного 62 В 5-триггера соединен со вторыми входами элементов 64, 64 и 648 И, а нулевой выход соединен с первым входом элемента 644 И и вторыми входами элементов 64 , 64., и 64 И. Единичный выход синхронного 62 В 5-триггера соединен со вторыми входами элементов 64 и 644 И и с третьим входом элемента 64 И, а нулевой выход - с третьими входами элементов 64 л и 648 И. Выходы элементов 64, 64 д и 64 И подключены к соответствующим входам элемента ббл или, выход которого соединен с нулевым синхронным входом синхронного 62 Л В 5-триггера. Выходы элементов 644 и 64 И подключены к соответствующим входам элемента бб ИЛИ, выход которого Соединен с единичным синхронным входом синхронного 62 В 5-триггера. Выходы элементов 646 и 647 И подключены к соответствующим входам элемента 66, ИЛИ, выход которого соединен с нулевым синхронным входом синхронного 62 з В 5-триггера. Выход элемента 64 з И соединен с нулевым и единичным синхронными входами сост" ветственно синхронных 62 и 62 В 5- триггеров. Единичный выход синхронного 624 В 5-триггера соединен с первыми входами элементов 64, 64, и 64.И, а нулевой выход соединей с первыми входами элементов 64 и 64 лл И, Единичный выход синхроййого 62 В 5- триггера соединен со вторыий входами элементов 64, 64 о и 64 И, а нулевой выход соединен со вторыми входами элементов 64 лл .и 64 л И. Выходы лементов 64 ф и 64 л 64 и 64 л И соответственно подключейы к соответствующим входам элементов 664 и бб элементов ИЛИ, выходы которых соответственно соединены с нулевым и единйчным синхронными входами синхронного 624 В 5-триггера. Выходы элементов 64 и 64И соответственно соединены с нулевым и единичным синх- ронными входами синхронного 62 В 5- триггера. Первые нулевые асинхронные входы синхронных 62, 62, 62, 62 62 В 5-триггеров соединены с выходом кнопки 71 л "Исходное состояние", вход которой соединен с выходом генератора 61 тактовых импульсов Единичный асинхронный вход синхронного 62 А В 5- триггера и вторые нулевые асинхронные входы синхронных 62 , 62, 624, и 62 Р 5"триггеров соединены с выходом элемента бб ИЛИ, Синхронизирующие входы синхронных 62 л, 62, 62, 624 и 62 В 5-триггеров соединены с выходом элемента 64 Л 4 И, первый и вто,рой входы которого соответственносоединены с выходом генератора 61тактовых импульсов и с единичным .выходом асинхронного 63 Р 5-триггера,единичный вход которого подключен ккнопке 71 "Пуск", вход которой сое-.динен с выходом генератора 61 тактовых импульсов, Выходы синхронных б 262 и 62 Р 5-триггеров подключены квходам дешифратора 67, а выходы синхронных 62 и 62 Р 5-триггеров подключены к входам дешифратора 67 . 10Нулевой выход дешифратора. 67,соединен с управляющим входом регистра 68с единичным кодированием. Первый выход дешифратора 67. соединен с установочным входом кольцевого 70 счетчика и с нулевым входом асинхронного63 Р 5-триггера. Второй выход:дешифратора 67 соединен с первымивходами М элементов И группы 65 -65 Кэлементов И, с первыми входами эле Огмента 667 ИЛИ, элемента 64 И и свходом кольцевого 70 счетчика. Тре-тий выход дешифратора 67 соединен .с первыми входами элементов 64 . и64 И, вторые входы которых соединены с выходом элемента 644 И. Четвертый выход дешифратора 67. соединенсо вторым входом элемента 66 ИЛИ. Ф. Пятый выход дешифратора 67 соединен с единичным входом асинхронного .63 Р 5-триггера, единичный выход ко-торого соединен со вторым входом элемента 64 И. И. Седьмой выхбд дешифратора 67 соединен с третьим входомэлемента 641 цИ Выход регистра 68 сединичным кодированием соединен с . 35входом установки коэффициентов пересчета пересчетной 69 схемы, вход которой соединен с выходом пересчетной 69. схемы, вход котОрой соединен.с выходом элемента 64 И. Кроме 40 .того, выход нересчетной, 69 схемысоединен с четвертыми входамиэлементов 64. и 64 ц И, а выход пересчетной 69 схемы соединен с пятымвходом элемента 64 И. Установочныевходы пересчетных 69 69 и 69схем соответственно соедийены с выходом кнопки 71 "Исходное состоянием и с выходом элемента бб ИЛИ,Первый выход дешифратора 67 соединнен с первыми входами элементов 6 Уи 6448 И, вторые входы которых соединены с выходом элемента 644 И. Вы-.ход элемента 641 И соединен с входом пересчетной 69 схемы, выходкоторой соединен с третьим входомэлемента 64 ь И. К первому входублока подключен информационный входрегистра 68 с единичным кодирова"нием, Ко второму входу блока подключен первый вход элемента 66 ИЛИ, 60Е третьему. входу блока подключенвторой вход элемента 666 ИЛИ ивторой выход блока. К четвертому входу блока подключен нулевой входасинхронного 63 Р 5-триггера. К нер 65вому выходу блока подключены нулевой выход дешифратора 67, второй и третй 7; выходы дешифратора 67,. Ко второму выходу блока подключены третий вход блока, седьмой выход дешифратора 674 и выход элемента 64 ИК третьему выходу блока.под,ключен нулевой выход дешифратора 67 . К четвертому выходу блока подключе,ны нулевой и шестой выходы дешифратора 67, К пятому выходу блока подключен нулевой выход дешифратора 67, К шестому выходу блока подключены нулевой и первый выходы дешиф ратора 67 . К седьмому выходу блока подключены нулевой, первый, второй и пятый выходы дешифратора 67, выходы 1 элементов И группы 65 -65 элементов И, выходы элемента 66 ИЛИ, элементов 64 и 64 И, выходы пересчетной 69. схемы,Работу устройства рассмотрим на примере решения неоднородного нелинейного дифференциального уравнения с переменными. коэффициентами на интервале (2) с шагом (6).Предполагается что переменныекоэффициенты Ь.(х ) , , Ьм (х )Ь(х ) и правая часть 1(х) являютсярешениями. соответственно однородныхлинейных дифференциальных уравненийс постоянными коэффициентамиЬ (х) +ф .Ь (х)у, (х)+Фвл)Ь, (х)+ц ь(х)Еь,(х)++д;(х)=0,удовлетворяющих при хйхб соответственно начальным условиямОИ)ь .ьф , ь1023340 329, , 32 , 325 10 32 , , 32 , 32,32 , , 32 , 32 л на накопители 33 значений функции отрицательного аргумента и на ре- .гистры 36 предыдущих значений функции соответственно генераторов 3,З, 3 переменных коэффициентов и генератора З+ правой части со входов начальных условий генераторов устройства (в указанных генера. торах соответственно р=д, , р=.5, р=,Ои р=4);прием числового значения шага и на регистры 29 приращения аргумента генераторов 3 , З, Зл переменных коэффициейтов и генератора Зил правой части со входом шага генераторов устройства;прием числовых значений постоянных коэффициентов 25 30 сигналов устанавливают (путем соответствующей коммутации) в пересчетной 69 схеме блока 22 управления ко".эффициент пересчета, равный четырем.Этим обеспечивается выполнение четы-"рех подциклов в каждом:-м цикле.В соответствии с указанными номе"рами регистров производных и Функции, принятыми на регистры 42 л -424,40 , 42 л -42, 42 л -42, коммутаторовблоков 4,. . . 4 , 4 л коммутациинелинейностей, коммутаторы 43 -434,43 л -432, 43 -434 этих блоковкоммутируют выходы соответствующихрегистров производных и Функцийсо входами производных и функцииблоков 5 , 5, 5 л вычислениячисловых значений производных про"изведения переменных. Этим обеспечивается передача в блоки 5,. 50 5, 5 вычисления числовых значений производных произведения перемен-,ййх числовых значений переменныхв соответствии с нелинейностями6-лф. лф О уро(л р.Зи, , З, Зл переменных коэффициентов и генератора Зл+л правой частисо входов постоянных коэффициентовгенераторов устройства (в указанныхгенераторах соответственно р=д,р=5, р=ф ир=4);установку триггеров 40 контроля. генераторов 3, , З, З, переменных коэффициентов и генератораЗ+.правой части в нулевое состояние.Число 001000, принятое на регистр 52 каждого блока 5, , 5 р.,55 60 начальных условий по производньми по функции, на накопители и32),, 32, 32значений производных и функции положительного аргумента, а числовых значений 5 л, вычисления числовых значений про.изводных произведения переменных, обуславливает образование единичного значения сигнала на четвертом выходе этого регистра и нулевых значений сигналов на остальных его выходах. Единичное значение сигнала открывает первые и закрывает вторые информационные входы регистров 44 первых сомножителей и их производных -й (где =1+1) строки четвертого столбца и регистров 45 ; вторых сомноМржителей и их производных .-й (где =2+1) строки четвертого столбца. Нулевые значения сигналов открывают вторые и закрывают первые информационные входы указанных регистров тех жестрок остальных столбцов. Этим подготавливается работа блоков 5 и,52, 5 Л вычисления числовых значенийпроизводных произведения переменных .для случая четырех сомножителей в не.линейностях. Число 001000, принятое на регистр 68 с единичным кодированием блока 22 управления, также обуславливает образование единичного значения сйгнала на четвертом выходе этого регистра и нулевых: значений сигналов на остальных его выходах. Указан ные единичное и нулевые значения и"л и л, И-л (уу )2 уУ У,После выполнения укаэанных операций кнопка 71 л "Исходное состояние" блока 22 управления размыкается; а кнопка 71"Пуск" того же блока управления замыкается. Первый сигнал, поступивший на единичный вход асинхронного 63 й 5-триггераэтот триггер в единичное состояние, В результате, единичное значение сигнала, поступающее на первый вход элемента 64 лЛ. и с единичного выхода асинхронного 63 Л 85-триггера, Открывает элемент 64 л 4 И по его первому входу, Этим обеспечивается прохождение через элемент 64 И по его второму входу сигналов с выхода генератора 61 тактовых импульсов на синхронные входы синхронных 62 -62 Я 5-триггеров и на входы элеЛ 6ментов 64 л, 64 л и 64 л, 64 лу и.Начинается работа устройства на первом этапе. Работой устройства как на первом этапе, так и на всех последуюцих управляет блок 22 управления посредством управляющих сигналовобразуюцихся последоватетьно во времени на соответствуюцих ,выходах блока. Основой блока 22 управления явля,ются два цифровых автомата. Запоминающая часть первого цифрового автомата реализована посредством синхронных 62 -ба й 5-триггеров, выходы которых соединены с входами дешифратора 67 л . Комбинационна; часть перво. го цифрового автомата реализована посредством элементов 64 Л -64 З И и Элементов 66 -ббпр ИЛИ, Запоминающая часть второго цифроэого автомата реализована посредством синхронных .624 -62 В 5-триггеров, эь 1 ходы кОторых соединены с входами дешифратора 67 . Комбинационная часть второго цифрового автомата реализована посредством элементов 64-64 лз И и элементов 664.-66 ИЛИ. Схемы обоих автоматов синтезированы по известной методике синтеза цифровых автоматов. Переходы обоих автоматов из одних состояний в другие состояния осуцествляются сигналами, поступающими на синхронные входы синхронных 62 л -626 115- .триггеров с выхода элемента 6414 И. Указанные управляющие сигналы форми.руются дешифраторами 67 л и 67 путем дешифрирования состояний первого и второго цифровых автоматов, определяемых соответственно состояниями синхронных 62 -62 и 624 -62 й 5-триг 3геров.С приходом первого сигнала на синхронные входы синхронныХ 62 Л - 62 115-триггеров первый автомат осуществляет переход из состояния 000 в состояние 001, а второй цифровой автомат остается в том же состоянии 00.Состояние 001 и 00 первого и второго цифровых автоматов соответствует началу как первого, так и каждого последуюцего этапа. Единичное значение управляющегосигнала, образовавшееся на первом вэходе дешифратора 67 л, ноступая на шестой и седьмой выходы блока 22управления, на установочный входкольцевого 70 счетчика ина нулевой вход асинхронного 63 й 5-триггера блока 22 управления, обеспечивает:вычисление числового значенияаргумента х =х+Ьв блоке 7 заданияинтервала аргумента,установку в нулевое состояниерегистров 44 у 1-й (где 1=1+к)10 строки 11-го (где 11=1+) столбцапервых сомножителей и их производных, регистра 45 ЛЛ первой строкипервого столбца и регистров 4511 1".й(где 1=2+1) строки 11-го (где 11=15 1+ц) столбца вторых сомножителей иих пРоизводных, РегистРов 46-4 бк лкОэффициентов блоков 5 Л -511 вычнсления числовых значений производныхпроизведения переменных;20 установку в исходное состояние0001 кольцевого счетчика 70;установку в нулевое состояние,асинхронного 63,2 й 5-трнггера.Вычисление чйслового значения аргумента хл в блоке 7 задания интервала аргумента осуцествляется путемпередачи на сумматор 54 прямых кодов числовых значений шага Ь иаргумента хс, соответственно с регистра 53 прирац 1 ения аргумента и регистра 55 значения. аргумента в началеинтервала, а затем приема полученнойсуммы с выхода указанного сумматора в тот же регистр 55 Л значенияаргумента в начале интервала посредством укаэанного управляюцего сигнала, поступающего.по вторым управляюцим входам указанных регистров,При этом на второй выход блока поступает числовое значение аргумента40 хл, а на первый его выход, послесравнения схемой 56 сравнения числовых значений хл и х, соответствуюцее значение управляюцего сигнала(нулевое, если хЛ х , и единичное,45 если хлх). единичное значениеуправляющего сигнала, поступая почетвертому входу блока 22 управленияна нулевой вход асинхронного 63 л й 5- триггера, управляет остановкОй уст.ройства после окончания решения урав-нения (12),Установка в нулевое состояниеукаэанных регистров в блоках 5 Л -511.вычислениячисловых значений прбизводных произведения переменных осуществляется путем подачи инверсного значения укаэанного управляющего сигнала (инверсные выходы дешифраторов.67 л и 67 нафиг. 7 не показаиы)60 на" вторые управляющие входы всехрегистров 441 первых сомножителейи их производных, всех регистров4511 вторых сомножителей и их производных и на управляющие входы всех65 регистров 462,-4 бк л коэффициентов.50 строки к приему информации по ихтретьим информационным входам);прохождение единичного значенияуправляющего сигнала с выхода элемента 66 ИЛИ на седьмой выход бло"ка 22 управления, а с него на синхронные входы регистрбв 44.1 у 1-й(где 1=1+1 с) строки 1)-го (где=.1 в ,ц)столбца первых сомножителей и ихпроизводных, регистра 45, первойстроки первого столбца вторых сомножителей и их производных, регистров 45,1 1-й (где 1=2+1) строки 9-го(где 11=1+1) столбца вторых сомножителей и их производных и регистров46-46 коэффициентов. 15Единичное значение управляющегосигнала, поступающее с выхода элемента бб-у ИЛИ на синхронные входыуказанных регистров, обеспечивает:прием числовых значений переменныхкоэффициентов Ь (,ц,,осона регистры 45 первой строки пер,1)вого столбца вторых сомножителейи их производных блоков 5, , 5,5 вычисления числовых значенийпроизводных произведения переменных с выходов генераторов Зи,З, 3 перменных коэффициентов;прием числовых значений производных,(Где 4=1-.1) столбца блоков 515, 5 вычисления числовых значенийпроизводных произведения переменныхс выходов блоков 4 , ,. 4 , 4 ком. 35мутации нелинейностей.Таким. образом, блоки 51.5,5 1 вычисления числовых значенийпроизводных произведения переменныхоказываются подготовленными к выпоп" 401нению первого подцикла.Сприходом третьего сигнала насинхронные входы синхронных 621 -62685-триггеров первый цифровой автоматосуществляет переход иэ состояния010 в состояние 011, а второй цифровой автомат остается в том же состоя.нии 00Состояние 011 первого цифровогоавтомата соответствует выполнениюпервого подцикла,Единичное значение управляющего.выходе дешифратора 67, поступая насоответствующие входы элементов 64и 641 И, открывает эти элементы. Врезультате, одна и та же последовательность сигналов с выхода элемента 64,16 И (через седьмой выходблока 22 упрайления ) и с выхода элемента 641 И соответственно псстуоает на управляющие входы первых.узлов 484 -481, умножения, вторых уз-,лов 491-491 умножения блоков 5-5 явычисления числовых значений произ.водных произведения переменных, 65 на управляющие входы узлов 271 -.27,271 -27 , 27 -27 умножения генераторов 3 -Зи переменных коэффициентов, на управляющие входы узлов27 -2711 умножения генератора Зправой части (в укаэанных генераторах соответственно р=Ц, , р=,р=4 и р=М ) и на вход пересчетной69 схемы.В блоках.51-5 вычислення числовых значений пройзводных произведения переменных укаэанная последовательность сигналов обеспечиваетумножение первыми узлами 48.1-48,2умножения содержимого регистров44 у 1-й (где 1=2 Чс) строки 11-го(где 4=1 )столбца первых сомножителей иих производных на содержимое регистров46-46коэффициентов, умножениевторыми узлами 49-49умноженияполучающихся результатов указанногоумножения на содержимое регистров45,1 1-й (где 1=2-;1 с) строки 0-го(где 1)=1) столбца вторых сомножителей и их производных, умножениевторыми узлами 49 и 49 к умножениясодержимого регистра 44,1,1 первойстроки первого столбца первых сомножителей и их производных на со-.держимое регистра 4 Ь 1,.1 первой строки первого столбца вторых сомножителей и ихпроизводных и содержимого регист 1 а44 кМ-й строки первого столбцапервых сомножителей и их производныхна содержимое регистра 45 к 11-й стро"ки первого столбца вторых сомножителей и их производных,В генераторах 31-3 геременныхкоэффициентов и генераторе Зд+,1 правой части укаэанная последовательность сигналов обеспечивает умножение узлами 274 -271, , 27 -271;,274 -27 ц и 271 -271 умножения соответ"ственно содержимого регистров 261 -2661,, 261-26, 261 -2 б,р и 26-261коэффициентов на содержимое регистров 241,-24 р, , 24, -24, 24 -24и 24 -24 р производных и Функции.Пересчетная 692 схема, коэффициент пересчета которой равен количест.ву сигналов, необходимых для обеспечения работы указанных узлов умножения, подсчитывает количествопоступивших сигналов указанной последовательности. После поступления предпоследнего сигнала указанной последовательности на выходе пересчетной 69 схемы образуется единичное значение сигнала, которое устанавливает в пере- счетной 691 схеме, подсчитывающей количество выполненных подциклов, единицу, При этом на .выходе пересчетной 691 схемы при единичном и всех последующих ее состояниях, за исключением исходного, образуется единичное значение сигнала.Единичные значения сигналов на выходах пересчетных 69 и 69 схем подготавливают первый цифровой автомат к соответствующему переходу.Кроме того, инверсноезначение сигнала, поступая на управляющие входы укаэанных узлов умножения генераторов 3 -3 переменных коэффициентов и генератора 311 правой части с выхода пересчетной 69 схемы через седьмой выход блока 22 управления блокирует работу этих узлов умножения при поступлении последовательности сигналов во втором, третьем и четвертом подциклах.После поступления последнего сигнала указанной последовательности первый цифровой автомат осуществляет переход из состояния 011 в состояние 100, что приводит к закрытию элементов 64, 646 И, а пересчетная 69 схема устанавливается в исходное состояние. Второй цифровой автомат остается.в том же состоянии 00В результате, после сложения Е-входовыми сумматорами 50 блоков 511, 52, 5 вычисления числовых значений производных произведения переменных полученных произведений, на этих М-входовых сумматорах 50 соответственно фиксируются числовые значения нулевой производной произведений первых пар переменных(18)9, =(Ь(х)у)1,11.=Ь, у"пРи 1=0.После сложения сумматорами 28 генераторов Зи, , 3,2, 3 переменных коэффициентов и генератора 31+ правой части полученных произведений на сумматорах 28 Фиксируются в соответствии с уравнениями (17 ) число вые значения производных9(э) Ю) 0Ь(и) оЬо Ьоо и Уо при 1=0Единичное значение управляющего сигнала, образовавшееся на четвертом выходе дешифратора 67поступая на синхронные входы регистров 441-й (где 1=1 М) строки)-го (где4=1-.ц) столбца первых сомножителей и их производных, регистра 45, первой строки первого столбца вторых сомножителей и их производных, регистров 45 у 1-й (где 1=2+1 с) строки 9-го (где 9.=1+с 1) столбца вторых сомножителей и их производных, регистров 462 -46 к коэффициентов блоков 5 и, , 5, 5 вычитания числовых значений производных произведе-. ния переменных, производит сдвиг аинформации находящейся в указанным, регистрах 44 1, 45;д , на один регистр в направлении передачи информации и прием информации (18) соответственно на регистры 45,(, первойстроки первого столбца. В результате, на регистрах 44;,1, 44 44,.,44 4 первой строкипервого, второго,третьего и четвертого столбца первых сомножителей и их производных 10 блоков 5 и, .., 5, 5 вычислениячисловых значений пронэводнык произведения переменных соответственнонаходятся числовые значения уо, уо,(и-мУо ф Уоф1 "О ф 1о 1 15 Уо, У, УУ , а в регистрах 45 , и45, второй строки четвертого столбцаи первой строки первого столбцавторых сомножителей и их производных указанных блоков соответственно 2 О находятся числовые значения Ь 1о, о, (о1 11 Ьг,о, 1 ГЬ,1, Е 1 . Такимобразом, блоки 5, , 5, 5 вычисления числовых значений производ ных произведения переменных оказываются подготовленными к выполнениювторого подцикла.С приходом очередного сигнала насинхронные входы синхронных 62 -62ВЯ-триггеров первый цифровой автоматосуществляет переход из состояния100 в состояние 011, которое повторилось. Второй цифровой автомат остается в том же состоянии 00, Поэтому второй подцикл выполняется также, .как первый подцикл с тем отлиЗ 5 чием, что операции умножения, выпол.няемые соответствующими узламн умножения генераторов Зи,3, 3переменных коэффициентов и генерато:ра Зи+ правой части, не выполняются.40. В результате, после поступленияпоследнего сигнала укаэанной последовательности на синхронные входысинхронных 62-626 й 5-триггеров первый цифровой автомат осуществляет 45 переход из состояния 011 в состояние 100, второй цифровой автоматостается в том же состоянии 00, впересчетной 69 схеме, посчитывающей количество выполненных подцико лов, фиксируется число два, а пересчетная 69 схема устанавливаетсяв исходное .состояние. Кроме того,на М-входовых сумматорах 50 блоков 511,5, 5. вычисления числовых1 эиачейий производных произведенияпеременных соответственно фиксируются числовые значения нулевойпроизводной произведения вторыхпар переменных101 цФ)60 1,о (". (") уу-Ьи-й,оуо уофр (Ф 1 х)У) щ Ь уи)уф (Е (х)у ) Ь у(иу 1 при 1=0, ф )-1 о,о о оров начальных условий по производными по Функции, третьи входы накопителей значений производных и функцииположительного аргумента, четвертййвход накопителя значения функцииотрицательного аргумента, четвертыеинформационные входы регистров производных и функции, а также информационный вход блока задания интервалааргумента и информационный вход регистра приращения аргумента соединеЪ с входом задания начальных условий,.границ интервала и шага устройства, четвертый вход блока управления соединен с первым выходом бло-.ка задания интервала аргумента, второй выход которого подключен к информационным входам элементов И (и+1)-йгруппы, выходы которых соединены свыходом аргумента устройства, первыйвыход блока управления соединен совторым управляюцим входом схемысравнения, с управляющим входом регистра предыдуцего значения частичнойсуммы, четвертый выход блока управления соединен со вторым установочнымвходом пересчетной схемы, пятый выход блока управления соединен со вторыми управляющими входами регистровначальных условий по производным ипо функции, со вторым управляющимвходом регистра предыдущего значенияфункции, со вторым нулевым входомтриггера контроля, шестой. выход блока управления соединен со вторымуправляюцим входом блока заданияинтервала аргумента. Кроме того, первый, второй, третий, четвертый, пятый и седьмой выходы блока управления, а также выход элемента И и выход пересчетной схемы соединенысоответственно с управляющими входами генераторов переменных коэффи-.циентов и генератора правой части,седьмой выход блока управления соединен с управляюцими входами блоковкоммутации нелинейностей, с управлякв 1 ими входами блоков вычисления числовых значений производных произведений переменных, с входом пересчет,иой схемы. 2, Устройство по п.1, о т л и - ч а ю щ е е с я тем, что каждый генератор переменных коэффициентов и генератор правой части содержат сумматор, регистр приращения аргумента, р блоков вычисления членов рядов Тейлора положительного аргумЕнта и блок вычисления членов ряда Тейлора отрицательного аргумента, накопитель значения функции и рнакопителей значений производных положительного аргумента, накопитель значения функции отрицательного аргумента, схему сравнения, регистр пред предыдущего значения функции и регистр предыдущего значения Функции,р+2 групп элементов И, ррегист.,ров производных и регистр функции, ррегистров начальных условий по производным и регистр начальных условий по Функции,. р регистров постоян:ных коэффициентов, р узлов умножения, регистр предыдуцего значения частичной суммы, узел контроля нуля, триггер контроля, регистры производных и функции соединены последовательно, выход 1-го (гце 1=2,3 р) регист. ра подключен к первому информационному входу (1-1)-го регистра, выход каждого регистра производных и регистра функции соединен с первым входом соответствуюцего блока вычисления членов рядов Тейлора положительного аргумента и с первым входом соответствующего узла умножения, второй вход которого соединен с выходом соответствующего регистра постоянных коэффициентов, выходы узлов умножения соединены с соответству 1 ощими входами сумматора, выход которого соединен с первым информационным входом регистра (р)-й производной, выходы блоков вычисления членов рядов Тейлора положительного аргумента совторого по р-й соединены с первыми входами соответствующих накопителей значений производных положительного аргумента, а выход первого блока вычисления членов ряда Тейлора соединен с первым входом накопителя значения функции положительного аргумента, выход регист ,ра Функции соединен с первым входом блока вычисления членов ряда тейло- ра отрицательного аргумента, выход которого соединен с первым входом накопителя значения функции отрицательного аргумента, выходы накрпителей значений производных и Функции положительного аргумента подключены соответственно к информационному входу элементов И групп с первой по р-ю, выходы которых соединены совторыми информационными входами состветствующих регистров производных и Функции и с первыми информацион,ными входами соответствующих регист- ров начальных условий по производным и по функции, выходы которых соединены со вторыми входами соответствующих накопителей значений производных и функции положительного аргумента и с третьими информационными входами соответствующих регистров производных и Функции, второй и третий входы накопителя значения функции отрицательного аргумента соответственно соединены с выходом . регистра начальных условий по функции и с выходом элементов И первой группы, выход накопителя значенияфункции отрицательного аргумента соединен с первым информационным входомсхемы сравнения и с информационным,цифрового автомата повторилось, топодготовка блоков 5 в, , 5 н, 5вжисления числовых значений произ 60 65 Поскольку состояние 100 первогоцифрового автомата повторилось,то подготовка блоков 5 и , 5, 5к выполнению третьего йодцикла происходит аналогично подготовке этихблоков к,выполнению второго подцикла. 5В результате, на регистрах 44, 4444 , 444 первой строки первого,второго, третьего и четвертого столбцов первых сомножителей и их производных блоков 5 и, , 5 ; 5, вычис- )Оления числовых значений производныхпроизведения переменных соответственно находятся числовые значенияУО Уо. Уо У(7Ь-О 11-1)Уо, Уо, У УЯ ), У, а в регистрах )545 , 45 4, 451,) второй строки третьего столбца, второй строки четвертого столбца и первой строки первогостолбца укаэанных блоков соответственно находятся числовые значения515. 51 вычисления числовыхзначений производных произведения,переменных оказываются подготовленными к выполнению третьего подцикла.С приходом очередногО с)угнала на.синхронные входы синхронных 6262 Ю-триггеров первый цифровойавтомат осуществляет переход из сос- ЗОтояния 100 в состояние 011, котороеповторилось. Второй цифровой автомат остается в том же .состоянии 00.Поэтому третий подцикл выполняетсятак же, как второй подцикл.В результате, после поступленияпоследнего сигнала указанной последовательности на синхронные входысинхронных 62 -62 Ю-триггеров пер.вый цифровой автомат осуществляетпереход из состояния 011 в состоя" 40ние 100, второй цифровой автоматостается в том же состоянии 00, впересчетной 691 схеме, подсчитывающей количество выполненных подциклов, фиксируется число три, а пере.счетная 69 схема устанавливаетсяв исходное состояние. Кроме того,на М-входовых сумматорах 50 блоков511 , 5, 51 вычисления числовыхзначений производных произведения 5 Опеременных соответственно фиксируют"ся числовые значения нулевой произ,водной произведения третьих пар пе-ременных водных произведения переменных ,к выполнению четвеРтого подцикла происходит аналогично подго-: ;товке этих блоков к выполнению ,третьего подцикла. В результате, на регистрах 44 л,1, 44 44, 44.4 первой строки первого, второго, третьего и четвертого столбцов первых сомножителей и их производных блоков 51, , 5 51 вычисления числовых значений производных произведения переменных соответственно находятся числовые значения У" 1),1ф СИ)Уо Уо УоУо УоУо,. ф 1"ф) У, Я, а в регистрах 454545 ), 4511 второстроки второго, третьего, четвертого столбцов и первой строки первого столбца указанных блоков соответственно находятся числовые значения(О)О) (О,КО) Щ 1)0 м 1 О чО 30 Ь,(О ч 1 Оо разом, блоки 51,5 5 вычис. ления числовых значений производных произведения переменных оказываются подготовленными к выполнению четвертого подцикла. С приходом очередного сигнала на синхронные входы синхронных б -62 85-триггеров первый цифровой автомат осуществляет переход из состояния 100 в состояние 011, которое повторилось. Второй цифровой автомат остается в том же состоянии 00. Поэтому четвертый подцикл выполняется так же, как выполнялись первый, второй и третий подциклы. При этом после поступления предпоследнего сигнала укаэанной последовательности пе" ресчетная 69 схема устанавливается в исходное состояние единичным значением сигнала, образующимся в этом случае на.выходе пересчетной 69 схе. ьы. Поэтому на выходе пересчетной 69 схемы отсутствует единичное значение сигнала.В результате, после поступления последнего сигнала указанной после- . довательности на синхронные входы синхронных 62-62 Ю-триггеров первый цифровой автомат осуществляет переход из состояния 011 в состояние 101, второй цифровой автомат остается в том же состоянии 00, а пересчетная 69 схема устанавливается в исходное состояние. Кроме того, на М-входовых сумматорах 50 блоков 5 р, , 5 , 5 вычисления числовых значений производных произведения переменных соответственйо) фиксируются числовые значения нулевой производной произведения четвертых.пар переменныхЮ), Ф, (М) 1 О)УУУ УИо)у.), Ьцо о о о оо) (о) о) Ь, Ь),при )=О.Единичное значение управляющего 5 сигнала, образовавшееся на пятом выходе дешифратора 67 л, поступая на управляющие входы элементов 51 И блоков 5, 52, 5 вычисления числовых значений пройзводных произ ;ведения переменных через седьмой выход блока 22 управления и на единичный вход асинхронного 63 В 5-трив гера блока 22 управления соответственно обеспечивает съем информации с противоположным знаком с выходов К-входовых сумматоров 50 указанных блоков на вход сумматора б и установку в единичное состояние асинх- ронного 63 В 5-триггера.После сложения сумматором б ин.формации, поступившей с выходов блоков 5 А -5 и вычисления числовых значений производных произведения пере менных и с выхода генератора З+правой части, на сумматоре б Фиксируется числовое значение производной Уф) . Единичное значение сигнала асинхронного 63 В 5-триггера открывает элемент 649 И, В результате, образО- вавшееся на выходе элемента 64 И единичное значение сигнала, поступая на управляющие входы регистров 46- 46), л коэффициентов блоков 5 л -5 вй- З 5 числения числовых значений пройзвод-. ных произведения переменных, разрешает прием информации на указанные регистры с выходов сумматоров 471 47)при поступлении единичного зна чения сигнала на синхронные входы регистров со второго выхода дешифратора 67 через элемент 667 ИЛИ в первом и всех последующих циклах. Поскольку исходные состояния регист ров 46, 46, 46, , 46)коэффициентов соответственно фиксируют биномиальные коэффициенты 1,0,00 и .на выходах сумматоров 474 -47 кимеет место сумма содержимого пре- дыдущего и содержимого последующего регистров указанных регистров коэфФициентов, то в первом, втором, третьем и т.д. циклах после воздействия укаэанного единичного значения сигнала на указанных регистрах коэффициентов фиксируются биномиальные коэффициенты 1,1,0,0,,0;1,2,1,0. ,Ор 1,3,3,10, и т.д.С приходом очередного сигнала на синхронные входы синхронных 62 -62 60 В 5-триггеров первый цифровой .автомат осуществляет переход из состояния 101 в состояние 110. Второй цифровой автомат остается в том же состоянии 00. Единичное значение управляющего сигнала, образовавшееся на шестом выходе дешифратора 67 , поступая на вход пересчетной 21 схемы, на вторые управляющие входы регистров 1 -1 производных и функции, на второе управляющие входы регистров 24 -24,24) -24 з24 л -24,ц производных и функции генераторов Зл -Зи переменных коэФФициентов и регистров 24 л - .24) производных и функции генератора 3+л правой части через четвертый выход блока 22 управления, соответственно обеспечивает: добавление единицы к содержимому пересчетной 21 схемы, которая подсчитывает количество выполненных циклов 1; сдвиг информации, находящейся в регистрах 1 ., 1, 1 производных и функции, на один регистр вправо, прием информации на регистр 1 и производ" ных с выхода сумматора б, а также сдвиг информации, находящейся в ре-гистрах 24-244, , 245-24., 24 -24 и 24 -24.) указанных генера,Цторов, на один регистр вправо, прием информации на регистры 24.24 ,24 и 244) указанных генераторов с выходов сумматоров 28:этих генераторов.В результате, на пересчетной 21 схеме будет заФиксирована единица, на регистрах 1 .., 1, 1 л производных и Функции будут находить"ся числовые значения Уф", , У У а на регистрах 24 е, , 24 а, 24 Л уу 249у 24 др 244 у 24 ц у24 24 и 24 ), , 24, 24 производных й функции указанйых генераторов соответственно будут находиться числовые значенияь-воф Ьси"л)рф Ю Ьз Ь Ь Ь Ь Ь,оао оо.О ф ф ооТаким образом, происходит соответствующая подготовка устройства к выполнению первого цикла.С приходом очередного сигнала на . синхронные входы синхронных 62 л - 62-В 5-триггеров первый цифровой автомат осуществляет переход из состоя- . ния 110 в состоянии 111.Второй цифровой автомат остается в том же стоянии 00. Единичное значение управляющего сигнала, образовавшееся на седьмом выходе дешифратора ба, поступая на . управляющие. входы регистров 57 (Единичное значение укаэанного сигнала открывает вторые и закрывает первые, а нулевое значение закрывает вторые.: и открывает первые информационные входы этих регистров), управляющие входы узлов 59. умножения, узлов 60 умножения, узлов 58 деления всех блоковвычисления членов рядов Тейлора через второй выход блбка 22 уп 51102334052равления по управляющйм входам бло-.ков, обеспечивает;прием числового значения шага Ьи - Ь соответственно на регистры 57,узлы 59 умножения блоков 9 -9 .выИчисления членов рядов Тейлора положительного аргумента и на регистр 57,узел 59 умножения блока 10 вычисления членов ряда Тейлора отрицательного аргумента с выхода регистра 8пРиращения аргумента.; 0прием числовых значений производных У)., . У, , У, и производнойУ соответственно на узлы 60 умножения блоков 9, , 9 , 9 вычисления членов рядов .Тейлора йоложительного аргумента и на узел .60 умножения блока 10 вычисления членовряда Тейлора отрицательного аргумента с выходов соответствующих регистров 1,/ 1/ 1 производных иФункции.;,прием числового значения 1=1 вузлы 58 деления блоков 9 -9 и вычисления членов рядов Тейлора йоложительного аргумента и блока 10 вычисления членов ряда Тейлора отрицательного аргумента с выхода пересчетной21 схемы через третий вход и второйвыход блока 22 управления по входамподачи делителя;прием числовогозначения шага Ьи -Ь соответственно на регистры 57,узлы 59 умножения блоков 301-306/ЗО -Заг / , 30-30вычисления членов рядов Тейлора положительного аргумента генераторов 3,3 , 3 переменных коэффициентов,блоков 30 -301/вычисления членоврядов Тейлора положительного аргумента генератора Зл, правой частии на регистры 57, узлы 59 умножения 40блоков 31 вычисления членов рядовТейлора отрицательного аргументатех же генераторов с выходов регист.ров 29 приращения аргумента;прием, числовых значений произцВодных Ьц-)рО1 Ь-),д/,-1)/О /Ь, Ьд и числовых эначенйй проиэводных Ь , , Ь Ь, соответственно на узлы 60 умножения блоковзац, , зо зо; ; зо . , 50Зод / 30) 30 у// Зад / 301 вычисления членов рядов Тейлора положительного аргумента и на узлы 60 умножения блоков 31 вычисления членов рядов Тейлора отрицательного аргумента генераторов зи, , 3,2, 3 пере. менных коэффициентов с выходов соответствующих регистров 248, , 24///241, ,., 249/ ., 24; 24, 24/24 е/ 24 нроизводных и функции 60тех же генераторов;прием числовых значений производных 1 о / ,/ 1, Ф и числовогозначения производной Я соответственно на узлы 60 умножения блоковКроме того, указанное единичноезначение управляющего сигнала, поступая на второй вход элемента 64/ И,подготавливает второй цифровой автомат к соответствующему переходу.На этом выполнение нулевого циклазаканчивается. Устройство готово квыполнению первого цикла.С приходом очередного сигнала насинхронные входы синхронных 62 -62Ю-триггеров первый цифровой автомат осуществляет переход из состояния 111 в состояние 010, а второйцифровой автомат осуществляет переход иэ состояния 00 в состояние 01Состояния 010 и 01 первого и второго цифровых автоматов соответствуют началу выполнения первого циклаВ первом цикле, а .также во всехпоследующих циклах параллельно вовремени реализуются, кроме двух указанных, еще два вычислительных процесса (третий и четвертый),Третий вычислительный процессобуславливает формирование и вычисление числовых значений членов(20) ффф( ) , УЬ+) (х -) 1=ос центром ) (на данном этапе с центром 1=0), представляющих решение и 30)/ .., 30// 30 вычисления членов рядов Тейлора положительного аргумента и узел 60 умножения блока 31 вычисления членов ряда Тейлора отрицательного аргумента генератора 3+./ правой части с выходов соответствующих регистров 24.1),/ 24 / 24 1 производных и функции того же генератора;прием числового значения 1=1 в узлы 58 блоков 30 в .30/ , 301-30/ За -Зад и 30 -30) вычисления членов рядов Тейлора положительного аргумента и блоков 31 вычисления членов рядов Тейлора отрицательного аргумента соответственно генераторов 3 -З переменных коэффициентов и ге нератора 3/ правой части,, (т)-1) ,(и+42где 3=1 1=1 ф 2, , 1 сфв точка )-1 и )+1 интервала (наданном этапе при )=О в точках -1 и 1) 2 О тех же рядов Тейлора (8) с целью получения и накопления брлее точных по сравнению с числовыми значениями, частичных сумм (21), числовых значе-. ,ний частичных суммУ. =У +У,.и) (-ь)(Д Ь (х) у(и):уИ) +у(И+Е) ЬЦф 1)Р е, + т ф 35 где Е=1, 1=1,2.М,в тех же точка )-1 и 1+1 интерваЛа (на данном этапе, при )=Оф.в точках -1 и 1) соответственно рядов Тейлора (2 О).четвертый вычислительный процесс обусЛавливает формирование и вычисление числовых значений членовв) (-ь)е (е) ьф 45(и.ФМЛе)Ь.(-1),1 хЕ- ) соответствуюцие производные рез 1 ения уравнения (12). Затем полученные числовые значения членов (19) соответственно суммируются с числовыми значениями частичных сумм=., Ь 1)Ь" Ьх)("-тб ";- 03а) (х-хф)о 1. Ч фф ) ф 4-Н 12 (х-х )1 1=0 с центром ) (на данном этапе с центром =0), представляющих реаеиия и соответствуюцие производные решений уравнений (14 ). Затем полученные числовые значения членов (23соответственно суммируются с числовыми значениями частичных суммВ- фхф) ( 1 )(;н)(3 1) , ) 1 35 где 2=1, 1=1, 2 1 с,в точках )-1 и )+1 интервала (на данном этапе, при )=О, в точках -1 и 1) тех же рядов Тейлора с.целью получения и накопления более точных, по 40 сравнению с числовыми значениями частичных сумм (25), числовых значений частичных суммЬ,:Ь . +Ь(е . ( ")+),е (М(е-) ) ГГгде 1=1, 1=1, 2 1;-1,в тех же точках )-1 и )+1 интервала (на данном этапе, при )=О, в точках -1 и 1) соответственно рядовТейлора (24).Рассмотрим процесс выполненияпервого цикла.Из четырех реализуемых параллельно во времени в первом цикле вычислительных процессов первый н второйвычислительные процессы реализуются так, как в нулевом цикле. Поэтому реализация первого и второговычислительных процессов в дальнейшем не рассматривается, а рассматривается реализация третьего и четвертого вычислительных процессов,Единичное значение управляющего сигнала, образовавшееся на первом выходе дешифратора 67 поступая на соответствующие входы элементов 64 и 64(8 И, открывает эти элементы. В результате, на управляющие входы узлов 58 деления, узлов 59 и 60 умножения всех блоков вычисления членов рядов Тейлора, входящих в устройство, и на вход пересчетной 695 схемы поступает одна и та же последовательность сигналов соответственно с выхода элемента 64 И через второй выход блока 22 управления и с выхода элемента 64. И..В каждом блоке вычисления членов ряда Тейлора под воздействием указанной последовательности сигналов узел 58 деления выполняет деление числовых значений, находящихся в регистре 57, на числовое значение, находящееся в узле 58 деления, а узлы 59 и 60 умножения одновременно производят умножение числовых значений, находящихся в этих узлах умножения, на обраэуаж(неся в пр 6- цессе деления цифры частного, поступакщие с выхода узла 58 деления на первые входы узлов 50 и 60 умножения.Пересчетная 69 схема, коэффициент пересчета которой равен количеству сигналов, необходимых для обес= печения работы укаэанных узлов каждого блока вычисления. членов ряда Тейлора,подсчитывает количество поступивших сигналовуказанной последовательности,После поступления предпоследнего . сигнала указанной последовательности на выходе пересчетной 69 схемы .: образуетсяединичное значение сиг- нала, которое, поступая на второй вход элемента.б 4 е И, подготавли- вает,второй цифровой автомат к соот- ветствующему.переходу,, После .поступления последнего сигнала укаэанной последовательности второй цифровой:автомат осуществляет условный переход из состоя- . ния 01 и состояние 10, что приводит . к закрытию. элементов 64 . и 64 з И и, следовательно, к прекращению прохождения сигналов последователь- ностиа нересчетная 699.схема устЭ- навливается в исходное состояние,В результате,после выполнения операций в указанных узлах каждого блока вычисления членов ряда Тейлора.в узлах 59 умножения всех блоков вычисления членов рядов Тейлора будет зафиксировано числовоеьезначение в . В узлах 60 умножения11блока 10 вычисления членов ряда Тейлора отрицательного аргумента и " блоков 9; 9, .,., 9 вычисления членов рядов Тейлора положительного аргумента. соответственно будут эа фиксированы числовые.значения ленов (19) при 1= 1=1 и )=О. В узлах 60 умножения блоков 31;.31; 31 и 31 вйчисления .членов, рядов, Тейлора отрицательного аргу- .: мента и.блоков 301 ) 302). , ЗОф; 301 ) ЗОд ) 30 ). 301 ) 302 )ЗОд и ЗО) 302) , 3 д вычисления членов рядов Тейлора поло-:,. ,жительного аргумента гейераторов ) ., 32 3 переменных коэффициентов и генератора Зи+ правой частисоответственно будут зафикси рованы числовые значения членов (2).; при =1=1 и.)=О.3Единичное значение управляющего сигнала, образовавшееся На.втором выходедешифратора 67, поступая на управляющий вход регистра 18 предыдущего значения частичной суммы, на перэые управляющие входы накопителей 11 , 11 д.) 11 производных и функции положительного аргу" мента, на первый управляющий вход накопйтеля.12 значения функции отрицательного аргумента, а также . на управляющие входи регистров 39 предыдущего значения частичных сумм, на первые .управляющие входы накопителей 32 о, , 32) 321,, 32)) 322.) .32 1 32 А е)) 32 ) 32 и 32) , 32,2) 32 производных и функции положительного аргумента, на первые управляющие входы накопителей 33 значения функции отрицательного-аргумента генераторов Зд) , 32) Зе переменных коэффициентов и генератора 31пра" вой части с первого выхода блока 22 управления, соответственно обеспе" .чивает:прием на регистр 18 предыдущегозначения частичной сумм;е содержимого накопителя 12 значения функцииотрицателъйого аргумента, т.е. чис-.лового значения Ц,1) , равного И на данном этапе и данном цикле (те,при )=О) В=1=1)числовомузначению(см. соотношения (21).прием на накопитель 12 значенияфункции отрицательного аргумента и р накопители 114 ) 11) ) 11 значе. ний производных и Функции положительного аргумента соответственночисловых значений членов (19) с выходов узлов 60 умножения блока 10вычисления членов ряда Тейлора от. рицательного аргумента и блоков9 ) , 91 вычисления. членов рядовТейлора положительного аргумента;сложенйе.числовых значений Членов (19), принятых на указанные накопители, соответственно с числовыми значениями частичных сумм (21),находящихся в этих накопителях, сцелью получения.и накопления болееточных числовых значений частичных .сумм (22).1прием на регистры 39 предыдуще;го значения частичной суммы содер:жимого накопителей 33. значения Функции отрицательного аргумента) т.е.40 числовых значений Ь 1.0,(уе-и )Ь,ц.0 ь.ОЬо,с-О,Р-ц " Се це-) 324 32) ) 324) , Зз,3.2,1 ) 32) , 32,0 и 32, ) 32)32,(1 проиэводных и функции положитель ного аргумента соответственно числовых значений членов (23 ) с выходовузлов 60 умножения блоков 31;31, 31 и 31 вычисления членов рядовТейлора отрицательногь аргумента и.:;блоков 30,1, 30) 30 р,)зо+) зо, , Зо .; зо, зозод и 304, 30, , 30 р вычислениячленов рядов Тейлора положительногоаргумента;сложение числовых значений членов 60;(23), принятых на указанные накопите:ли, соответственно с числовыми значениями частичных сумм (25 находящихся в этих накопителях, с целью;получения и накопления более точных 65 числовых значений частичных сумм (26В результате на регистре 18 пре"дыдущего значения частичной суммынаходится числовое значение частич-ной суммы У(ыл) л; на накопителе 12,значения фуйкции отрицательного аргумента и накопителях 11 л, 11,11 и значений производных и функ.ции положительного аргумента соответственно находятся числовые значения частичных сумм (22); Ма регистрах 39 предыдущего значения частичной суммы генераторов 3 , 33переменных коэффициентов и генератора 3+ правой части соответственно находятся числовые значения частичных сумм Ь(и),(1),(е-е.)фЬ 1,-), (Е-)о Л-),(Е) (-),(е-л) 1.Ь и рна накопителях 13, ; 33) 33 и 33функции отрицательного аргумента ина накопителях 321, 32, , 32,321, 32, , 329) 32 л, 32,32,о и 32 л, 32, , 32,д производных .и Функции положительного аргумента генераторов 3), , Зл, 3переменных коэффициентов и генератора 3(,+ правой части соответствен,но находятся числовые значения частичных сумм (26).Схема 17 контроля нуля в зависимости от равенства или неравенстванулю содержимого узла 60 умноженияблока 10 вычисления членов ряда Тейлора отрицательного аргумента, т.е.(е) ( Ь)числового значения члена У.Цвырабатывает на своем выходе сигнал,принимающий соответственно либо нуле-З 5вое, либо единичное значения. Этотсигнал, поступая на первый управляющий вход схемы 13 сравнения, соответственно либо закрывает, либо открывает второй информационный вход . 40этой схемы, В соответствии с этимв схеме 13 сравнения либо не происходит, либо происходит сравнениесодержимого регистра 18 предыдущегозначения частичной суммы, т.е. числового значения частичной суммыс содержимым накопителя 12значения функции отрицательного аргумента, т,е. числовым значениемчастичной суммы УЯ 1)е р СООТВетст 50венно поступающих в схему 13 сравнения с выходов элемежов И группы20 л элементов И, открытых единичнымзначением сигнала триггера 19контроля, и с выхода накопителя 12значения функции отрицательного ар"гумента. Если числовое значение.чле(е)( ь)ена У =0 или если числовые знайчения частичных сумм У(Л.Л)(Еф) УИ ,Е фто на выходе схемы 13 сравйения формируется нулевое значение сигнала.Если числовые значения частичныхсумм У(л ) (Е ) =У ) Е, то на выходесхемы 13 сравнения Формируется единичное значение сигнала. 65 В генеРатоРах 3, , З,е, ЗЛ пе ременных коэффициентов и генераторе 3)+л правой части, аналогично, ,схемы 38 контроля нуля в зависимос,ти от равенства или неравенства нулю содержимого узлов 60 умножения блоков 31 вычисления членов рядов Тейлора отрицательного аргумента, т.е.(Е) ( Ь)Е числовых значений членов Ь((е) (-ь)е (е) (-ь)е(-ь)е- , р- - 3 Евырабатывают на своих выходах сигналы, принимающие соответственно либо нулевое, либо единичное значения. Эти сигналы, поступая на первые управляющие входы схем 34 сравнения, соответственно либо закрывают, либо открывают вторые информационные входы этих схем. В соответствии с этим в схемах 34 сравнения либо не произой- дет, либо произойдет сравнение содержимого регистров 39 предыдущего значения частичной суммыт.е. числовых значений частичных сумм Ь , Ь(и-л),(3-л),(е-л)л,.лнг-л) Ь, Л)(р ) и У( Л)(Е л) с содержимым наакопителей 33 зйачения функции отрицательного.аргумента, т.е. с числовыми значениями частичных сумм ь (и-л),(л-л),е ьл,(-,е ьо,( лАе и Г( )Е , соответственно поступающих в схемы 34 сравнения с выходов элементов И групп 41 л элементов И, открытых единичными значениями сигналов триггеров 40 контроля, и с выхода накопителей 33 значения функции отрицательного аргумента. Если укаэанные числовые значения членов. удовлетворяют равенствам Ь. -О,,фФ в , =0 или если указанные числовы 3 значения частичных сумм удовлетворяют неравенствамЬ . ф ЬО ),О-л),(е-л) (в-)я),ел,"(,(е) 1,(-еЬ .ЬО О-л),(е-л) 0(л-Оеи-1)(е-л) ф -л)ето на выходах схем 34 равнения формируются нулевые значения сигналоВ,Если указанные числовые значениячастичных сумм удовлетворяют равенствамЬ(и ), л) (Е л) = Ь(в.л),(у л),ЕЬ, =Ьл,-л),(е-л) = ой-л),еЬ =Ь0,(Л-л),(Е-л) - О,-1) Ее-1),(е-л) = е (у-л),е65 то на выходах схем 34 сравнения Фор-;мируются единичные значения сигна-,лов.С приходом очередного сигнала насинхронные входы синхронных 62 -62фКБ-триггеров второй цифровой автомат осуществляет переход из состоя ния 10 в состояние 11,Единичное значение управляющего .сигнала, образовавшееся на третьемвыходе дешифратора 67, поступая . Она второй управляющий вхрд схемы 13сравнения и на вторые управляющиевходы схем 34 сравнения генераторов3,-3,л переменйых коэффициентов и ге-.нератора Зи+л правой: части с перво. 15го выхода блока 22 управления , производит. съем результатов указайного ф,сравнения на соответствующие входы:элемента 23 И,Если на выходе элемента 23 Иобразуется нулевое значение сигнала;что свидетельствует о недостигнутойточности результатов, то с приходомочередного сигнала на синхронные вхо-" .ды синхронных 62 Л -62 В 5-триггероввторой цйфровой автомат .Осуществляетпереход из состояния 11 в состояние00, а затем после перехода первОгоцифрового автомата в состояние 111очередной сигнал, пришедший на синхронные входы синхронных 62 -62 ВЗ" ЗО5триггеров, обуславливает переходыпервого и второго циФровых автоматовиз состояний 111 00 в состояния010 01, соответствующие началувыполнения второго цикла. . 35Работа устройства при выполнениивторого и всех последующих циклованалогично работе устройства при выполнении первого цикла. 40Есйи на выходе элемента 23 И после выполнения, например, (х)-гоцикла образуется единичное значениесигнала, что свидетельствует о дос тигнутой точности результатов, то 45это единичное значение сигнала, поступая на управляющие входы элементов Игрупп 16( -16 и 16+л элементов И, на первые управляющие входырегистров 2 л -2 и начальных условийпо производным и по функции, вторыеуправляющие входы регистров 1 -1,, производных и Функции, на единичйыйвход триггера 19 кон 1 роля, на управ.ляющий вход регистра 14 предпредыдущего значения функции, первый управляющий вход регистра .15 предыдущегозначения функции, на второй управляющий вход накопителя 12 значенияФункции отрицательного аргумента,на первый установочный вход пересчетной 21 схемы, на вход элемента666 ИЛИ блока 22 управления по еговторому входу, а также на управляющие входы элементов И групп 37 Л 37 в у ..37 - 37 в 37 л - 37 и и 37 - 37 эяементов И, на первые, 25-25, 25- 25 д и 2 -25.начальных условий по производными по функции, вторые управляющие входы регистров 24 -24 Ъ, , 24 -2424( - 24 и 24( -4 производных иФункции, на единичные входы триггеров40 контроля, на управляющие входырегистров 35 предпредыдущего значения Функции, первые управляющиевходы регистров 36 предыдущего значения функции, на второй управляющий вход накопителей 33 значенийФункций отрицательного аргументагенераторов 3 -3 переменных коэффициентов .и генератора Зи 4.л: правойчасти, соответственно обеспечивает;съем результата работы. устройствана первом этапе, т.е. числовых значений (22) в точке )+1 (при )=0 и6==1 с"3 ), которые соответственнопредставляют собой числовые значенияФункции У и производных функцииУ, , У(" " в точке )=1 интервала,:и числового значения аргументахл =х + и в той же точке )=1 интеровала соответственно с выходов накопителей 11 -11, значений производных и Функции положительного аргу(мента и со второго выхода блока 7задания интервала аргумента,прием указанных числовых значений фунКции У и производных У,;У 0-л на регистры 2 в .2, начальныхусловий по производным и по функциии на регистры 1, -1 производных ифункции соответственно по первыМ и.вторил информационным входам этихрегистров"с выходов элементов Игрупп 16 -1 б.элементов Иустановку триггера 19 контроляв единичное состояние. Единичноесостояние триггера обеспечивает передачу содержимого регистра 14 предпредыдущего значения Функции на третий информационный вход схемы 13 срав.нения через элементы И группы 20.элементов И, открытых единичным значением сигнала этого триггера. Этимобуславливается сравнение, выполняе-мое схемой 13 сравнения, содержимогорегистра 14 предпредыдущего значенияФункции с содержимью накопителя 12:,значения Функции отрицательного аргумента;прием числового. значения У Функции на регистр 14 предпредыдущегозначения Функции, а числового значения Функции Ул на .регистр 15 предыдущего. значения функции соответственно с выхода регистра 15 предыдущего значения Функции и с выхода элементов И группы 16 элементов И.прием числового значения функциина накопитель 12 значенияФункцииотрицательного аргумента с выходовэлементов И группы 16 элементов И;установку пересчетйой 21 схемы в исходное состояние;установку синхронных 62 -62 и 624 -62 5-триггеров соответственно в состояния 001 и 00, а пересчетных 69(, 69, 69 схем в исходное состоя ние;прием числовых значений (2 б) в точке )+1, при )=0 и 1==М, кото.рые соответственно представляют числовые значения Функций и производных функций,результат своей работы на первом/и, И-в точке )=1 интервала, соответствен. но на регистры 25( -25 р, , 25 -25 е,25) -25 ц и 25( -25,) начальных условийпо производным и по Функции и нарегистры 24,( -24 д, , 24)-24,24 - 24 д и 24( -24,у производных иФункции с выходов. элементов И групп37( -37 д, , 37) -379, 37.,( -37 и37)-37) элементов И в указаиных генераторах;установку триггеров 40 контроляуказанных генераторов в единичноесостояние. Единичные состояния этихтриггеров обеспечивают передачу содержимого регистров 35 предпредыдущих значений функции на третьиинформационные входы соответствующих схем 34 сравнения через соответствующие элементы И групп 41 элементов И, открытых единичными знаениями сигналов этих триггеров.Этим обуславливается сравнение,выполняемое схемами 34 сравнениясодержимого соответствующих регист=ров 35 предпредыдущих значений. функ-ций.с содержимым накопителей 33 зна-(чений функции отрицательного аргумента;прием числовых значений Ь(, )и о соответственнона регистры 35 предпредыдущих значений функций с выходов регистров Збпредыдущих значений функций, а числовых значений Ь(.,.(, , ЬмЬр( и Г, на регистры 36 предыдущихзначений функций с выходов элементов И групп 37 элементов И в указанных генераторах;прием числовых значений Ь(и .(,Ь),), Ь.(и С на соответствующиенакопители 33 зйачения Функций отрицательного аргумента с выходов соот.:ветствующих эпементов И групп 374элементов И, Если на каком-либо этапе после,выполнения 1-го, т.е. последнего из 60 )возможных, цикла на выходеэлемента,23 .И.образуется нулевое значение ;сигнала, что свидетельствует о недостигнутой точности результата и о невозможности ее достичь при данной величине шага Ь, то устройство авто 65 этапе, оказывается подготовленнымк работе на втором этапе.Работа устройства на втором и,всех последующих этапах аналогична:работе устройства на первом этапеза исключением того, что, посколькутриггер 19 контроля находится вединичном состоянии, то в схеме 13сравнения будут сравниваться вычисляемое числовое значение частичной 10 суммыУ( ) (поступает на первыйинформационный вход схемы 13 сравнения с выхода накопителя 12 значения Функции отрицательного аргумента); которое представляет числовое 15 значение решения У , с известнымчисловым значением решения У(поступает на третий информационныйвход схемы 13 сравнения с выхода регистра 14 предпредыдущего значения Функциичерез элементы И группы20 элементов И), Если указанные числовые значения находятся в соотношении У( ) ФУ или У(,(1)Е =У (то на выходе схемы 13 сравнения соответственно вырабатывается нулевоеили единичное .значение сигналов.В генераторах 3) -3 переменныхкоэФФициентов и генераторе 3+ правой части аналогично, посколькутриггеры 40 контроля находятся в еди.ничных состояниях, то в схемах 34сравнения будут сравниваться вычисляемые числовые значения частичныхсумм Ь(и1) Р фЬ 4 (1-4) Еф Ьщ Еи Е(,е (поступают на. первые инфорЗ 5 мационные входы схем 34 сравнения свыходов соответствующих накопителей33 значений функций отрицательногоаргумента), которые представляютчисловые значения решений Ь(п 1),.40 Ь ), , ЬОЕ) и Г, сизвестными числовыми значениями решеЬ(и ),( Д Ь.) ( ) ЬЬ(Ии Г,(поступают на третьи информационные входы схем 34 сравнения 45 с выходов соответствующих регистров.35 предйредыдущих значений Функцийчерез элементы И групп 41 элементов И). Если указанные числовые значения находятся в соотношенииЬо -,(-О,е . ФЬЬ)(- ) Ь )г%(ю 1), Ьофц ЬО, д) и (ф или Ь( 1),( у (и 1) ( 0 , Ьрф ффЬ+М-) ьо(;.Ое =Ьо, Ф) и КЬ 1) Е -КФ.,то на выходах соответствувщих схем,34 сравнения соответственно выраба:тываются нулевые или единичные зйачения сигналов.матически переходит к повторной рабо-, те на данном этапе с шагом . ПриЬ этом количество последующих точек интервала увеличивается в .два раза..Указанный переход осуществляется единичным значением сигнала, которое формируется на выходе пересчетной 21 схемы после прихода на ее вход с сигналов, соответствующих выполненным М циклам. Это единичное значение 30 сигнала, поступая на третьи управляющие входы регистров 1 -1 производ-.ных и функции, на вторые управляющие входы накопителей 111 -11 д значений производных и функции положительно. - 35 го аргумента, на третий управляющий вход накопителя 12 значений функции отрицательного аргумента, на первый: Управляющий вход блока 7 задания аргумента, на второй управляющий 2 О вход регистра 8 приращения аргумента, на первый нулевой вход тригге- ра 19 контроля, на третйй вход бло.ка 22 управления, а затем на соответствующий вход элемента 66 ИЛИ а также на третьи управляющие входы регистров 24 -246., 24,(- 24 В, 24 -24 и 24( -241 пРоизводных ФУнкций, на вторые управляющие входы накопителей 32( -320 .32;(-,32 Зо 32 - 32 и 32 - 32 значений производных и функции положительного аргумента, на третьи управляющие входы накопителей 33 значений Функ-, ций отрицательного аргумента, на вторые управляющие входы регистров 29 приращения аргумента, на первые нулевые входы триггеров 40 контроля генераторов 3 -3 переменных коэффи-. циентов и генератора 3 ( правой части, соответственно обеспечивает 40 например, при работе на первом этапе,прием числовых значений Функции и производнь;",; У( Ув Уфна. регистры 1 -1 производных и Функции и на накопигели 11 -11 значений 45 производных и функции положительного,аргумента соответственно с выхо" дов регистров 2 -2 начальных усло- Вий пО производным и ПО Функции;прием числового значения Функции 5 Она накопитель 12 значения Функции отрицательного аргумента с выхода регистра 2 начальных условий по Функции;восстановление числового значения аргумента хо т,е. получение ре;лультата х =х -Ь и ФормированиеоЬчислового значения шага - , Ука 2занное восстановление числового значения аргумента производится , 6 О ПОСРЕДСтВом поДачи Обратного кода .числового значения шага Ь на первый вход сумматора 54 с выхода регистра 53 приращения .аргумента ( на втором входе присут- у 5Ствует числовое значение аргумента ,х, поступающее с выхода регистра 55 значения аргумента в начале . ийтервала и приема полученной сум- ьы, т.е. числового значения аргумента хд на регистр 55( значения аргу-. мента в начале интервала с выхрда того же сумматора под воздействием указанного значения сигнала. ФормиЬ рование числового значения шага производится путем сдвига на один разряд вправо числового значения шага Ь в регистре 53 приращения аргумента под воздействием указанного значения сигнала;сдвиг содержимого регистра 8 приращения аргумента на один разряд вправо, т.е. получение числовогоЬзначения шагаустановку триггера 19 контроля в нулевое состояние;установку синхронных 62(-б 2 з и 624 -62 К 5-триггеров в состояние 001 и 00, а пересчетных 69, 69, 69 схем в исходное состояние;прием числовых значений Функций и производных( .О,в (М,о Ь (-Ь (,и-И со Ъ,ои Го, 5 Таким образом, устройство оказываетая в состоянии, соответствующем на регистры 24,(-24, , 24. -24 з,.производных и Функции положительного .аргумента соответственно с выходов регистров 25( -25625( -25,м и 25 -25 начальных условийпо производным и по Функциям указан- .ных генераторов;прием числовых значений Ь,рои-(Ь(,о , Ьо,и Г( на накопители 33значенйй функций отрицательного аргумента соответственно с выходов генераторов 25 начальных условий по:Функциям указанных генераторов;сдвиг содержимого регисторов 29приращения аргумента указанных генераторов на один разряд вправо, т.е.Ь,получение числового значения шага.установку триггеров 40 контроляуказанных генераторов в нулевое состояниеустановку пересчетной 21 схемывходом регистра предыдущего значения частичной суммы, выход которогоподключен к информационным входамэлементов И (р+1)-й группы, выходыкоторых подключены ко второму информационному входу схемы сравнения,выходы элементов И первой группыподключены к первому информационному входу разрядов регистра предыдущего значения функции, выход которого соединен с информационным входом регистра предпредыдущего значения функции, выход регистра предпредыдущего значения функции подключен к информационным входам элементов И (р+2)-й группы, выходы кото.рых подключены к третьему информационному входу схемы сравнения,управляющие входы элементов И (р+1 )-йи (р+2)-й групп соответственно подключены к нулевому и единичному выходам триггера контроля, первыйуправляющий вход схемы сравнениясоединен с выходом узла контролянуля, вход которого соединен с выходом блока вычисления членов рядаТейлора отрицательного аргумента,вторые входы блоков вычисления членов рядов Тейлора положительногоаргумента и блока вычисления членовряда Тейлора отрицательного аргумента соединены с выходом регистра приращений аргумента, информационныйвход регистра прирацений аргумента,информационные входы регистров постоянных коэффициентов, второй информационный вход регистра предыдущегозначения Функции, вторые информационные входы регистров начальных условий по производным и по Функции,третьи входы накопителей значенийпроизводных и Функции положительногоаргумента, четвертый вход накопителязначений Функции отрицательного аргумента, четвертые информационныевходы регистров производных и функции подключены к информационномувходу генератора, первые управляющие,входы накопителей значений производных положительногоаргумента, значения Функции положительного аргумента, значения функции отрицательногоаргумента, второй управляюций входсхемы сравнения, управляющий вход.регистра предыдущего значения частичной суммы, управляющие входы блоковвычисления членов рядов Тейлора положительного аргумента и блока вычисления членов ряда Тейлора отрицательного аргумента, первый управляющийвход регистра приращения аргумента,первые управляюцие входы регистровпроизводных и регистра функции, первые управляющие входы регистров начальных условий по производным и пофункции, первый нулевой вход триггера контроля, первый управляющий входрегистра предыдущего значения функции, управляющие входы узлов умножения, управляющие входы регистров постоянных коэффициентов; а также единичный вход триггера контроля, второй управляющий вход регистра предыдущего значения Функции, управляющий вход регистра предпредыдущего значения функции, второй управляющий вход накопителя значения Функции отрицательного аргумента, управляющие входы элементов И групп с первой по р-ю, вторые управляющие входы регистров производных и регистра функции, вторые управляющие входы регистров начальных условий по производным и по Функции, второй нулевой вход триггера контроля, третьи управляющие входы регистров производных и Функции, вторые управляющие входы накопителей значений производных и Функции положительного аргумента, третий управляющий вход накопителя значения функции отрицательного аргумента, второй управляющий вход регистра прирацения аргумента соединены с управляющим входом генератора, выход регистра функции подключен к первому выходу генератора, выход схемы сравнения подключен ко второму выходу генератора.13. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок вычисления числовых значений производных произведения переменных, количество которых равно 1+у (где 1 =1, 2ц), а порядок производных равен 1 (где 1=0,1,2,1.,Е) содержит 1( регистров первых сомножителей и их производных 1-й (гдЕ 1 1 в , 1 с) строки М -го (где)1 =1-.1) столбца,. (М)ц регистров вторых сомножителей и их производных 1-й (где 1=2+к) строки 1)-го (где 1=1-:1.) столбца и регистр вторых сомножителей и их производных первой строки первого столбца, -1 регистров коэффициентов, 1-2 двухвходовых сумматоров коэффициентов, 1-2 первых узлов умножения, 1 вторых узлов умножения, М-входовый сумматор, группу элементов И, регистр количества сомножителей в нелинейности, причем выходы каждых предыдущего и последующего регистров коэффициентов подключены к входам соответствуюц 1 егодвухвходового сумматора коэффициентов, выход которого подключен кинФормационному входу того же последующего регистра, выходы регистров коэффициентов, за исключением выхода первого регистра коэффициентов, соединены с первыми входами соответствующих первых узлов умножения, вторые входы которых соединены с выходами регистров первых сомножителей иих производных первого столбца соответствующей 1-й (где 1=2-;1 с) стро 67102334068началу его Работы на Уом хе этапе, но с меньшим в два раза шагом.После получения результата в последней точке )=гинтервала (2), при состояниях 001 и 00 соответственно сиихронных 62 -62 и 62;62 В 5-.триггеров, на нулевой вход асинхронного 63 й 5-триггера блока 22 управления поступает единичное зна:чение сигнала с выхода схемы 56 срав нения блока 7 задания интервала аргумента через второй выход и чет" вертый вход блока 22 управления. В .Результате, асинхронный 637 Ю-триггер установится в нулевое состояние и нулевым значением сигнала со своего единичного выхода закроет элемент 64 И, что приводит к останову уст- ройства. Работа устройства при решении не" однородного линейного дифференциального уравнения типа (1 О) при тех же условиях аналогична рассмотреннойработе. При этом цикл работы блоИ,ков 5 -5 вычисления чисЛовых значений производных произведения переменных будет состоять из одного под цикла.Использование новых узлов, блокови новых связей в устройстве выгодноотличает его от прототипа, так какпри сохранении высокого быстродейст вия и высокой точности решения уст"ройство позволяет решать Неоднород"ные линейные и нелинейные дифференциальные уравнения с переменнымикоэффициентами и этим расширяет класс 15 решаемых диФференциальных уравнейий. За счет этого улучшаются качественные характеристики устройства,что расширяет область его применения, особенно при решении неоднородных линейных и нелинейных дифференциальных уравнений с переменнымикоэффициентами в реальном времени.102 З 340 Составитель Б. ХижинскийРедактор М. Бандура Техред, А,Ач Коррект Зака П "Патент", г. Ужгород, ул, Проектная, 4 Фили 4/34 Тираж 706 ВНИИПИ Государственног по делам изобретен 13035, Москва, Б, РаПодписнокомитета СССРи открытийская наб д. 4/5ки, при этом выходы регистров первых сомножителей и их производных первого столбца 1-й (где 1=1-.1,) строки соединены с первыми информационными входами регистров первых сомножителей и их производных всех ц столбцов соответственно той же 1-й строки, выходы регистров первых сомножи" телей и их производных "О-го (где 9=2,3, , 1,) столбца каждой 1-й (где 1=1-:1) строки соединены со вторыми информационными входайи регистров первых сомножителей и их производных (1)-)-го столбца той же каждой 1-йстроки, третьи информационные входы регистров первых сомножителей и их производных 1-го, 2-го,с 1-,го столбцов всех 1 (где 1=1-:1) строк подсоединены к соответ-. ствующим входам производных и функции блока, выходы первых узлов умножения и выходы регистров первых сомножителей и их производных первой, и й-й строк первого столбца соединены с первыми входами соответствующих вторых узлов умножения, вторые входы которых соединены с выходами соответствующих регистров вторых сомножителей и их прбизводных первого столбца 1-й (где 1=2 Ф 1 с) строки и регистра вторых сомножителей и их производных первого столбца первой строки, выходы вторых узлов умножения соединены с входами 1-входового сумматора, выход регистра вторых сомножителей и.их производных первого. столбца первой строки и выходы регистров вторых сомножителей и их производных первого столбца 1-й (где 1=2": 1 с) строки соединены с первыми информационными вхо.дами регистров вторых сомножителей и их производных всех ц столбцов последующей 1+1 строки, выходы регистров вторых сомножителей и их производных ф-го (где 9=2,3,;ц) столбца каждой 1-й (где 1=2-;1) стро ки соединены со вторыми информацион-: ными входами регистров вторых сомножителей и их производных .(4-1)-го столбца той же каждой 1-ой строки, первый и второй. информационные входы; регистра вторых сомножителей и их производных первой строки первого столбца соответственно соединены с входом переменного коэффициента бло ка и с выходом М-входового суммато-:,: ра, при этом выход Е-входового сумматора подключен к входу группы элементов И, выход которой соединен с выходом блока, первые управляющие входы регистров первых сомножителей и их производных 1-го, 2-го ц го столбцов 1-х (где 1=1-;1) строк и ре:,гистров вторых сомножителей и их производных 1-го, 2-го, , ц-го столб,ов 1-х (где 1=2-,Е) строк соединены с соответствующими выходами регистра количества сомножителей в нелинейности, вход которого соединен с входом количества сомножителей :в нелинейности блока, первый управляющий вход регистра вторых сомножителей и их производных первой строкипервого столбца, вторые управляющие входы регистров первых сомножителей и их производных и регистров вторыхсомножителей и их производных, синхронизирующне входы регистров первых сомножителей и их производных, регистров вторых сомножителей и их производных и регистров коэффициентов,за исключением первого регистракоэффициентов, третьи управляющиевходы регистров первых сомножителейи их производных, управляющий входгруппы элементов И, управляющие входы первых и вторых узлов умножения соединены с управляющим входом блока. 4. Устройство по п.1, о т л и :ч а ю щ е е с я тем, что блок задания интервала аргумента содержитрегистр приращения аргумента, сум.матор, регистр .значения аргумента вначале интервала, регистр значенияаргумента в койце интервала, схему сравнения, причем первый вход сумматора соединен .с выходом регистра приращений аргумента, информационный вход которого соединен с информационным входом блока, второй вход .сумматора и его выход соединены.соответственно с выходом и первыминформационным входом регистра значения аргумента в начале интервала,при этом выход регистра значенияаргумента в начале интервала соеди"нен с первым выходом схемы сравнения, второй вход которой соединен с входом регистра значения аргумента в конце интервала, второй информационный вход регистра значения аргумента в начале интервала и информационный вход региона значения аргумента в конце интервала соединены с информационным входом блока, первыйуправляющий вход регистра значения аргумента в начале интервала соединен с первым управляющим входом бло- . ;ка, второй управляющий вход регист:ра приращения аргумента, второй уп.равляющий вход регистра значения аргумента в начале интервала и управ;"ляющий вход регистра значения аргумента в конце интервала, третий управляющий вход регистра приращения ;аргумента и третий управляющий вход ,регистра значения аргумента в начале интервала соединены с вторым управляющим входом блока, первый выход блока соединен е выходом схемы сравнения, второй выход блока соединен с выходом регистра значения аргумента в начале интервала.5. Устройство по п.1, о т л и -ч а ю ц е е с я тем, что блок вычисьления членов ряда Тейлора содержитрегистр, узел деления, первый узелумножения, второй узел умножения,причем выходы первого узла умножения и регистра соответственно соединены с первым информационным входомрегистра и с входом делимого узладеления, выход которого соединен спервым входом первого узла умножения.и с первым входом второго узла умножения, второй вход и выход которогосоответственно соединены с первымвходом и выходом блока, второй входпервого узла умножения и второй информационный вход регистра соединенысо вторым входом блока, вход делителя узла деления, управляющий входрегистра, управляющий вход узла деления, управляющие входы первого ивторого узлов умножения соединены с управляющим входомблока,б. Устройство по п,1, о т л ич а ю щ е е с я тем, что блок управления содержит генератор тактовыхимпульсов, пять синхронных, В 5-триг- .геров, два асинхронных В 5-триггера,девятнадцать элементов И, группуэлементов И, семь элементов ИЛИ,два дешифратора, регистр с единичным кодированием, три пересчетныесхемы, кольцевой счетчик, кнопку".Исходное состояние", кнопку "Пуск",причем единичный выход первого синхронного В 5-триггера соединен с первыми входами первого, второго, третьего, пятого, шестого, восьмого элементов И, а нулевой выход соединенс его единичным синхронным входом ис первым входом седьмого элемента И,единичный выход второго синхронногоВ 5-триггера соединен со вторыми входами первого, шестого, восьмого злементов И, а нулевой выход соединенс первым входом четвертого элемента И и вторыми входами третьего,пятого и седьмого элементов И, единичный выход третьего синхронногоВ 5-триггера соединен со вторымивходами второго элемента И, четвертого элемента И и с третьим входомшестого элемента И, а нулевой выход - с третьими входами первого ивосьмого элементов И, выходы первого, второго, третьего элементов Иподключены к соответствующим входампервого элемента ИЛИ, выход которогосоединен с нулевым синхронным входом первого синхронного В 5-триггера,выходы четвертого и пятого элементов И подключены к соответствующимвходам второго элемента ИЛИ, выходкоторого соединен с единичным синхронным входом второго синхронногоВ 5-триггера, выходы шестого и седь; мого, элементов И подключены к соответствующим входам третьего элемента ИЛИ, выход которого соединен с нулевым синхронным входом третьего синхронного В 5-триггера, выход восьмого элемента И соединен с нулевым и единичным синхронными входами соответственно второго и третьего синхронных В 5-триггеров, единичный выход четвертого синхронного. В 5-триггера соединен с первыми вхо-дами девятого, двенадцатого и тринадцатого элементов И, а нулевой выход соединен с первыми входами девятого и одиннадцатого элементов И, единичный выход пятого синхронного В 5-триггера соединен совторыми входами девятого, десятого и двенадцатого элементов И, а нулевой выход соединен со вторыми входами одиннадцатого и тринадцатого элементов И, выходы девятого и тринадцатого, десятого и одиннадцатого элементов И соответственно подключены к соответствующим входам четвертого и пятого элементов ИЛИ, выходы которых соответственно соединены с нулевым и единичным синхронными входами четвертого синхронного В 5-триггера, выходы двенадцатого и тринадцатого элементов Исоответственно соединены с нулевым и единичным синхронными входами пятого синхронного В 5 триггера, первые нулевые асинхронные входы первого, второго, третьего, четвертого и пятого синхронных В 5- триггеров соединены с выходом кнопки "Исходное состояние", вход которой соединен с выходом генератора тактовых импульсов, единичный асинхронный вход первого синхронного В 5-триггера и вторые нулевые асинхронные входы второго, третьего, четвертого и пятого синхронных В 5- триггеров соединены с выходом шестого элемента ИЛИ, синхронизирующие входы первого, второго, третьего, четвертого и пятого синхронных В 5- триггеров соединены с выходом четырнадцатого элемента И, первый и второй входы которого соответственно соединены с выходом генератора тактовых импульсов и с единичным выходом первого асинхронного В 5-триггера, единичный вход которого подключен к выходу кнопки "Пуск", вход которой соединен с выходом генератора тактовых импульсов, выходы первого, второго и третьего синхронных В 5-триггеров подключены к входам первого дешифратора, а выходы четвертого и пятого синхронных В 5-триггеров подключены к входам второго дешифратора, нулевой выход первого дешифратора соединен с управляющим входом регистра с единичным кодированием, пер вый выход первого дешифратора сое1023340 на интервале динен с установочным входом кольце вого счетчика и с нулевым входом второго асинхронного. К 5-триггера, второй выход первого дешифратора сое- динен с первыми входами К элементов И группы элементов И, с первыми входами седьмого элемента ИЛИ, девятнадцатого элемента И и с входом кольце-, вого счетчика, третий выход первого дешифратора соединен с первыми входами пятнадцатого и шестнадцатого элементов И, вторые входы которых соединены с выходом четырнадцатого элемента И, четвертый выход первого дешифратора соединен со вторым входом седьмого элемента. ИЛИ, пятый выход первого дешифратора соединен с единичным входом второго асинхрон ного Ю-триггера,:единичный выход .которого соединен со.вторым входом девятнадцатого элемента И, седьмой выход первого дешифратора соединен с третьим входом одиннадцатого эле": мента И, выход. регистра с единичнымкодированием соединен с входом установки коэффициентов пересчета первой пересчетной схемы, вход которойсоединен с выходом второй пересчет- . ной схемы, вход второй пересчетной схемы соединен с выходом пятнадцатого элемента И, кроме того, выход второй пересчетной схемы соединен с четвертыми входами первого и вось-, мого элементов И, а выход первой пересчетной схемы соединен с пятым входом первого элемента И, установочные входы первой, второй и третьей пересчетной схем соответственно соединены с выходом кнопки,"Исходное состояние и с выходом шестого элеиМента ИЛИ, первый выход второго де-.Э . Изобретение относится к вычислительной технике и может быть использовано для решения с заданной точностью неоднородных линейных и нелинейных дифференциальных уравнений с переменными коэффициентами. Известно устройство для решения дифференциальных уравнений, .содержащее регистр функции, регистры производных, регистры приращений функции, приращений производных и приращений аргумента, регистр старшей производной, регистры постоянных и переменных коэффициентов, блоки анализа, триггеры знака, .блок правления, коммутатор, блок ,сдвига и блок элементов ИЛИ 13,шифратора соединен с первыми входами .семнадцатого и восемнадцатого эле,ментов И, вторые входы которых соединены с выходом четырнадцатого элемента И, выход семнадцатого элемента И соединен с входом третьей пересчетной схемы. выход которой соепинен с третьим входом тринадцатого алемента И, к первому входу блока подключен информационный вход регистра с единичным кодированием, ко вто" рому входу блока подключен первый вход шестого элемента ИЛИ, к третьему входу блока подключен второй вход шестого элемента ИЛИ и второй выход блока, к четвертому входу блока под" ключен нулевой вход первого асинхронного Ю-триггера, к первому выходу блока подключены нулевой выход первого дешифратора, второй и третий выходы второго дешифратора, ко второму выходу" блока подключены третий вход блока, седьмой выход первого дешифратора и выход восемнадцатого ,элемента И, к третьему выходу бло- ,ка подключен нулевой выход первого,дешифратора, к четвертому выходу .блока подключены нулевой и шестой, выходы первого дешифратора, к пятому выходу блока подключен нулевой выход первого дешифратора,. к шестому выходу блока подключены нулевой ,и первый выходы первого дешифратора, к седьмому выходу блока подключены .первый, второй .и пятый выходы первого дешифратора, выходы Е элемен,тов И группы, выходы седьмого элемента ИЛИ, шестнадцатого и девят;надцатого элементов И и выходов первой пересчетной схе-мыеФ В этом устройстве решение одно" родного линейного дифференциального уравнения с постоянными коэфФициентамиЬ) и)У в а,У а У+а У (1)(2)при начальных условияхИ 1 )оо овУо (3)происходит путем вычисления числовыхзначений частичных сумм(илй( (х.хл (л=О1для каждой точки интервала (+1, гдейричем количество точек г такое,что выполняется условие 61,Числовые значения частичных сумм(л) соответственно представляют.числовые значения функции У+л , являющейся решением уравнения(1), ипРоизвоДных У( л , У(и л 1 .в точке1+1 интервала.При решении уравнения (1) устройство работает в трех последовательных во времени режимах.В первом режиме формируются и вычисляются числовые значения переменных коэффициентов Ь 1 Ь. -- ,1для 1=1,2 и,Всего за время решения уравнения (1) вычисления в этом режиме выполняются один раз.Во втором режиме формируется и вычисляется числовое значение старшей производнойч) М)У =а У + +аУ. +а У.и-л 31 чд В третьем режиме формируются и .вычисляются числовые значения функции и производных+ьУрл1У,+, = У; +ьУ 1+лУю-л =Уи-л +ьУи чллл )1+Лв точке )+1 интервала. Для этогопервоначально формируются и вычисляются числовые значения приращенийфункции и производных У ч =Ь У. + + Ь,У +Ь У.,и л) + 1 ф(1в точке 1 аргумента.Всего за время решения уравнения (1)вычисления в этом режиме выполняются г раз. ьУ= ЬУ + +Ь УЬУ.лл.л чв точке 1+1 интервала.Всего за время решения уравнения (1)вычисления в этом режиме выполняются г раз.Известно, что точность вычислений с использованием ряда Тейлора 10 при заданной величине шага зависитот количества членов в частичнойсумме, посредством которой этотряд Тейлора представляется. Чем больше количество членов будет содержать ся в частичной сумме, тем с большейточностью будет получен результат.Поскольку количество членов вчастичных суммах (4) соответственноравно и+1, и, , 1, где и - поря док решаемого уравнения (1), топри заданной величине шага Ь точность вычисления числовых значенийпроизводных У У(и-лл 1 в данной3 л.лточке интервала понижается с каждымповышением их порядка, что понижаетточность вычисления числового значения функции Ул.л в последующейточке интервала. Кроме того, чем ниже порядок и, тем с меньшей точностью будет вычислено числовое значение функции У л. Следовательно, неодинаковое количество членов в частичных суммах л) обуславливает:вустройстве понижение точности решения уравнения (1) в каждой последуюЗ 5 щей точке интервала, а зависимостьколичества членов в частичной сумме, представляющей функцию У , отпорядка решаемого уравнения (1)обуславливает в устройстве зависи мость точности решения уравнения (1)от его порядка.В связи с тем, что количествочленов в частичной сумме, представляющей функцию У, ограничено по Рядкоми решаемого уравнения (1),то достичь заданной точности решения этого уравнения можно путемподбора соответствующей величинышага 1 ч, Для этого требуется получить контрольные решения уравнения(1) с различными величинами шага Ьпутем решений этого уравнениянаустройстве, а затем сопоставить исравнить эти решения между собой.Однако необходимость подбора требуемой величины шага значительно увеличивает время получения решения,а последовательный во времени характер вычислительного процесса вустройстве также значительно увели чивает время получения решения,Наиболее близким по техническойсущности к предлагаемому являетсяустройство, содержащее блок управления, сумматор, регистр прираще- . 65 ний аргумента, блоки вычисления членнов рядов Тейлора положительногоаргумента и блок вычисления членовряда Тейлора отрицательного аргумента, .накопители значений функциии пройзводных положительного аргумента, накопитель значения функцииотрицательного аргумента, схему сравнения, регистр предпредыдущего значения Функции и регистр предыдущего значения функции, . группы элементов И,.регистры постоянных коэффциентов блоки умножения, регистрыпроизводных и-регистр функции, которые соединены последовательно в порядке убывания порядка производной,выходы каждого регистра производныхи регистра функции соединены с первыми входами соответствующих блоковумножения, второй вход каждого блокаумножения соединен с выходом соответствующего регистра постоянных коэффициентов, выходы блоков умножениясоединены с входами сумматора, выход которого соединен с входом регистра (о)-ой производной, выходырегистров производных и регистрафункции соединены .с первыми входамисоответствующих блоков вычислениячленов рядов Тейлора положительногоаргумента, выходы которых соединенысоответственно с входами накопителей ЗОзначений производных и накопителязначения функции положительного аргумента, выходы которых через группы элементов И соединены соответственно с входами регистров производных и регистра функции, выход регистра функции соединен с первым входомблока вычисления членов ряда Тейлораотрицательного аргумента, выход которого соединен с входом накопителя, 4 О.значений функции отрицательного аргумента, вход регистра предыдущегозначения функции через группу элементов И соединен с выходом накопителя значений Функции положительного аргумента, выход регистра предыдущего значения функции соединен свходом регистра предпредыдущегозначения Функции, входы схемы срав.нения соединены соответственно свыходами накопителя значений функции отрицательного аргумента и регистра предпредыдущего значенияФункции, выход схемы сравнения соединен с управляющими входами группэлементов И, регистров предпредыдущего значения функции, предыдущего значения Функции, с первыми управляющими входами регистра функциии регистров производных и с входомблока управления, вторые входы блоков вычисления членов рядов Тейлора положительного аргумента и вычис-,ления членов ряда Тейлора отрица.тельного аргумента соединены с выходом регистра приращений аргумента, 65 управляющий вход которого, управляю,щие входы регистров постоянных коэффициентов, управляющие входы накопителей значений производных положительного аргумента, значения.функции положительного аргумента, значения функции отрицательного аргумента, блоков вычисления членов рядов Тейлора положительного аргумента и вычисления членов ряда Тейлора отрицательного аргумента, вторыеуправляющие входы регистра функциии регистров производных соединеныс соответствующими выходами блокауправления,В этом устройстве решение однородного линейного дифференциального уравнения с постоянными коэффициентами (1) на интервале (2), приначальных условиях (3), с шагом (6)происходит в результате протеканияпараллельно во времени двух вычислительных процессов.Первый вычислительный процессобуславливает формирование и вычисление по уравнениюл+л) (ил.л ) (ЮЮ е)У 5 а У У +ао УУ-л 31 1 о лпредставляющему уравнение (1), от которого взята -я, где в;. 1, 1=0;1,2,, .производная, числового значения производной У("лф в точке ), где3=1,2г, интервала. Этим подготавливаются числовые значения про.изводных у,О+В) у. (аале у(йл в)торые, если учесть, что очередноезначение 1 увеличивается на единицу,являются исходными числовь 4 и значениями производных ув) улоУ(" е), необходимыми для обеспечения вычислений во втором вычислительном процессе при очередном значенииВторой вычислительный процессобуславливает Формирование и вычис:ление числовых значений членов(Ч) Ь Млв) Ьв точках 1-1 и )+1 интервала соответственно рядов Тейлора (5), суммирование числовых значений членов(7) с числовыми значениями соответственно частичных суммл) (,У"-; УО-),Ял:Ол)- (8Цл,лгл;-оЕ-(л.л л