Цифровая интегрирующая структура

Со 1 оз СоветскикСоциалистическиеРеспублик ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 10. О. 80 (21) 2955847/18-24 с присоединением заявки )Й(51) М. Кл. С 06 Р 15/328 Ьеударсткнный каа 1 нтет СССР нв демам нзабретеннй н вткрытнй(71) Заявитель Таганрогский радиотехнический институт м. ВЦ 5 ИВЦ 1 Евдова(54) ЦИФРОВАЯ ИНТЕГРИРУОЦАЯ СТРУКТУРА 2Наиболее близким техническим решением к изобретению является ЦИС,содержащая решающие блоки, блокиввода и вывода, блоки управления,набора и коммутации, причем выходблока набора соединен с группой входов каждого решающего блока, а входс первым выходом каждого решающегоблока первый выход блока ввода сое О динен с первым входом каждого решающего блока, первый выход блокауправления - с входом блока вводаи вторым входом каждого решающегоблока, а вход блока управления - с 15вторым выходом каждого решающего блока и с первым входом блока вывода,второй вход которого соединен с вторым выходом блока управления, первая группа входов блока коммутации го соединена с вторым выходом блокаввода, а каждый вход второй группывходов блока коммутации соединентакже с первым выходом соответствующего решающего блока, первая груп 1Изобретение относится к вычислительной технике и предназначено длярешения широкого класса задач, описываемых системами дифференциальныхи алгебраических уравнений и уравнениями, сводящимися к дифференциальным, а также для моделирования сложных процессов и объектов.Известна цифровая интегрирующаяструктура, содержащая решающие блоки, блок коммутации, блоки ввода ивывода, блок управления и предназначенная для решения широкого классазадач, описываемых системами дифференциальных и алгебраических уравнений и уравнениями, сводящимися кдифференциальным 11 1,Недостатком известной цифровойинтегрирующей структуры ( ЦИС) является малая вычислительная мощность,увеличению которой препятствуют большие затраты оборудования, возникающие при этом и не позволяющие практически создать ЦИС большой мощности,В. Ф. Гузик, В. П. Иванов и И, И Криврручко"Идинен с вторым входом 1-го элемента И третьей группы.Цифровая структура по п.1, о тл и ч а ю щ .а я с я тем, что блоккоммутации содержит К групп двухвходовых элементов И, первые входы которых являются входами квантованныхприращений блока, а вторые - управ"ляющими входами блока, а выходы являются выходами блока,Цифровая структура по п.1, о тл и ч а ю щ а я с я тем, что блокуправления содержит три триггера,наборное поле, два дешифратора, группу триггеров, регистр, счетчик, двегруппы элементов И, пять элементов И,три элемента задержки, элемент НЕ,три элемента ИЛИ, группы элементовсравнения и генератор импульсов, причем первый выход наборного поля соединен с входом установки единицы первого триггера, выход которого соединен с первым входом первого элементаИ, выход которого через первый элемент задержки соединен с первыми входами первого и второго элементов ИЛИ,второй выход наборного поля соединенс входом установки единицы второготриггера, выход которого соединен спервым входом второго элемента И, выход которого соединен с входом установки единицы третьего триггера и через второй элемент задержки с первымвходом третьего элемента ИЛИ, выходкоторого подключен к входу установкинуля второго триггера, выход первогоэлемента ИЛИ соединен с входами установки нуля первого и третьего триггероз, третий выход наборного поля 45 21 9608 й подынтегральной функции блока динамических регистров соединен с первым выходом блока ввода, входы подынтегральной Функции - с выходами суммы значений подынтегральной функции вычислительных блоков, выходы остатков интеграла которых соединены с первой группой входов блока квантованных приращений и входами остатков интегралов блока динамических регистров, 1 О вторая группа входов блока квантованных приращений соединена с третьим выходом блока управления, а выходы с первой группой входов блока коммутации, вторая группа входов кото рого соединена с выходами блока задания выборки интеграторов, первый вход которого соединен с вторым выходом блока ввода, а второй - с третьим выходом блока управления, ро входы приращения подынтегральной Функ ции вычислительных блоков соединены с выходами блока коммутации.2. Цифровая структура по и",1, о тл и ч а ю щ а я с я тем, что блок 2 з динамических регистров состоит из и динамических регистров, каждый из которых состоит из К регистров подынтегральной Функции, К регистров остатка интеграла, первой и третьей группы элементов И по ( К) элементу в группе, второй и четвертой группы элементов И по К элементов в группе, двух групп из (К) элементов НЕ, входного элемента ИЛИ и двух35 выходных элементов ИЛИ, причем выход 1- го регистра подынтегральной Функции соединен с первым входом 1-го элемента И первой группы за исключением К-го регистра подынтег 40 ральной функции, выход 1-го элемента И первой группы соединен с входом (1+1)-го регистра подынтегральной Функции, вход первого регистра подынтегральной Функции соединен с выходом входного элемента ИЛИ, входы которого являются входами подынтегральной функции блока, выходы регистров подынтегральной Функции соединены с первыми входами соответствующих элементов И второй группы, выходы которых подключены к входам первого выходного элемента ИЛИ, выход которого является выходом подынтегральной функции блока, вторые входы элементов И второй группы и входы эле-. ментов НЕ первой группы подключены к управляющим входам блока, выходы элементов НЕ этой группы соединены с 2 22вторыми входами элементов И первойгруппы, выходы регистров остатков интегралов, кроме К-го,соединены с первыми входами элементов И третьей группы, выход 1-го элемента И третьейгруппы соединен с входом (1+1)-го регистра остатка интеграла, вход перво"го регистра остатка интеграла является входом остатка интеграла блока,выходы регистров остатка интеграласоединены с первыми входами соответствующих элементов И четвертой группывыходы которых подключены к входамвторого выходного элемента ИЛИ, выход которого является выходом остатка интеграла блока, вторые входы элементов И четвертой группы и входыэлементов НЕ второй группы соединеныс управляющими входами блока, выход1-го элемента НЕ второй группы сое соединен с вторыми входами первого,второго и третьего элементов ИЛИ, выход второго элемента ИЛИ соединен спервым входом счетчика, группа выходов наборного поля соединена с. входами первого дешифратора и первойгруппой входов элементов сравнениягруппы, вторая группа входов группыэлементов сравнения соединена с выходами счетчика, второй вход которого соединен с выходом третьего элемента И, выход элементов сравнениягруппы через третий элемент задержкисоединен с первым входом четвертогоэлемента И и через элемент НЕ с первым входом третьего элемента И, выход третьего элемента задержки соединен с вторым входом первого элемента И, выход третьего триггера соединен с вторыми входами третьего и четвертого элементов И, вь 1 ход четвертого. элемента И соединен стретьим входом счетчика, выходы которого соединены с входами второго дешифратора, выходы которого соединеныс первыми входами элементов И первойгруппы, выход генератора импульсовсоединен с входом синхронизации регистра, выходы которого соединены спервой группой входов элементов Ивторой группы и входами пятого элемента И, выход которого соединен синформационным входом регистра, выходы элементов И второй группы соединены с входами триггеров группы, третьими входами первого, третьего ичетвертого элементов И, вторым входом второго элемента И, выход триггеров группы соединен с вторыми входами элементов И первой группы, третий и четвертый выходы наборного полявыход третьего триггера, выходы первого дешифратора, выходы элементов И 0842 24второй группы выходы триггеров группы и генератора импульсов подключены к первой группе выходов блока,третий выход наборного поля, выходвторого элемента И, выходы элементов И второй группы и генератора импульсов являются выходами блока второй группы, выходы элементов И первой группы и третий выход наборного 1 Ь поля являются выходами блока третьейгруппы.5Цифровая структура по п,1, о тл и ч а ю щ а я с я тем, что блокзадания выборки интеграторов содер" 15 жит и дешифраторов, группу элементов ИЛИ и и регистров, причем инФормационные входы регистров являются информационными входами блока, авходы синхронизации - управляющими 20 входами блока, 1-е выходы регистровсоединены с входами 1-х элементовИЛИ группы, выходы этих элементовсоединены с входами дешифраторов,выходы которых являются выходами 25 блока.6. Цифровая структура по п.1, о тл и ч а ю щ а я с я тем, что блокквантованных приращений состоит изрегистра и двухвходовых элементов И, ЗО первые входы которых являются информационными входами блока, а вторыеуправляющими входами блока, выходыэлементов И подключены к входам регистра, выходы которого являются выходами блока. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРУ 481916, кл. О 06 3 1/02, 19752. Авторское свидетельство СССРИ 532112, кл. 6 06 1 1/02, 1976960842 Составитель А. Чеканов НиколайцУк ТехРед З.,Палий КоРРектоР М. Демцак Зэка одписн 4/596084па Входов каждого решающего блока соединена с соответствующей группой выходов блока коммутации 21,Недостатком известной ЦИС является малая вычислительная мощность, не позволяющая моделировать сложные про.цессы и объекты, Увеличению вычислительной мощности известной структуры препятствуют возникающие большие затраты оборудования на комму тацию решающих блоков. Вычислительная мощность ее может составлять лишь 20-50 решающих блоков.Целью изобретения является сокращение аппаратных затрат ЦИС, 15Поставленная цель достигается тем, что в цифровую интегрирующую структуру, содержащую блок ввода, блок вывода, блок управления, блок коммутации, вычислительные блоки, причем первый выход блока управления соединен с входом блока ввода и управляющими входами вычислительных блоков, а второй выход - с первым входом блока вывода, дополнительно введены блок р 5 динамических регистров, блок квантованных приращений и блок задания выборки интеграторов, причем управляющий вход блока динамических регистров соединен с первым выходом блока управления, а выходы - с входами блока вывода и входами подынтегральной функции вычислительных блоков соответственно, вход начального значения подынтегральной Функции блока динамических регистров соединен с первым выходом блока ввода, входы подынтегральной Функции - с выходами суммы значений подынтегральной функции вычислительных блоков, выходы остатков интег 40 рала которых соединены с первой группой входов блока квантованных при-, ращений и,входами остатков интегралов блока динамических регистров, вторая группа входов блока квантованных приращений соединена с третьим45 выходом блока управления, а выходыс первой группой входов блока ком. мутации, вторая группа входов которого соединена с выходами блока задания выборки интеграторов, первый вход которого соединен с вторым выходом блока ввода, а второй - с третьим выходом блока управления, входы приращения подынтегральной функции вычислительных блоков соединены с выходами блока коммутации.Кроме того, блок динамических регистров содержит и динамических ре 2 4гистров, каждый из которых состоит из К регистров подынтегральной функции, К регистров остатка интеграла, первой и третьей группы элементов И по ( К) элементу в группе, второй и четвертой группы элементов И по К элементов в группе, двух групп из (К) элементов НЕ, входного элемента ИЛИ и двух выходных элементов ИЛИ, причем выход 1-го регистра подынтегральной функции соединен с первым входом 1-го элемента И первой группы за исключением К-го регистра подынтегральной Функции, выход 1-го элемента И первой группы соединен с входом (1+1)-го регистра подынтегральной функции, вход первого регистра подынтегральной фуНкции соединен с выходом входного элемента ИЛИ, входы которого являются входами подынтег-.- ральной Функции блока, выходы регистров подынтегральной функции соединены с первыми входами соответствующих элементов И второй группы, выходы которых подключены к входам первого выходного элемента ИЛИ, выход которого является выходом подынтегральной функции блока, вторые входы элементов И второй группы и входы элементов НЕ первой группы подключены к управляющим входам блока, выходы. элементов НЕ этой группы соединены с вторыми входами элементов И первой группы, выходы регистров остатков интегралов, кроме К-го, соединены с первыми входами элементов И третьей группы, выход 1-го элемента И третьей группы соединен с входом (1+1)-го регистра остатка интеграла, вход первого регистра остатка йнтеграла является входом остатка интеграла блока, выходы регистров остатка интеграла соединены с первыми входами соответствующих элементов И четвертой группы, выходы которых подключены к входам второго выходного элемента ИЛИ, выход которого является выходом остатка интеграла блока, вторые входы элементов И четвертой группы и входы элементов НЕ второй группы соединены с управляющими входами блока, выход 1-го элемента НГ второй группы соединен с вторым входом 1-го элемента И третьей группы,При этом блок коммутации содержит К-групп двухвходовых элементов И, первые входы которого являются входами квантованных приращений блока, а вторые - управляющими. входами бло5 9608 ка, а выходы являются выходами блока.Кроме того, блок управления содержит три триггера, наборное поле, два дешифратора, группу триггеров, ю регистр, счетчик, две группы элементов И, пять элементов И, три элемента задержки, элемент НЕ, три элемента ИЛИ, группу элементов сравнения и генератор импульсов, причем 10 первый выход наборного поля соединен с входом установки единицы первого триггера, выход которого соединен с первым входом первого элемента И, выход которого через первый элемент за держки соединен с первыми входами первого и второго элементов ИЛИ, второй выход наборного поля соединен с входом установки единицы второго триггера, выход которого соединен с пер ф вым входом второго элемента И, выход которого соединен с входом установки единицы третьего триггера и через второй элемент задержки с первым входом третьего элемента ИЛИ, вы ход которого подключен к входу установки нуля второго триггера, выход первого элемента ИЛИ соединен с входами установки нуля первого и третьего триггеров, третий выход наборного поля соединен с вторыми входами первого, второго и трет,ьего элементов ИЛИ, выход второго элемента ИЛИ соединен с первым входом сцетчика, группа выходов наборного поля соединена сЭ входами первого дешифратора и первой группой входов элементов сравнения группы, вторая группа входов группы элементов сравнения соединена с выходами счетчика, второй вход которого соединен с выходом третьего элемента И, выход элементов сравнения группы через третий элемент задержки соединен с первым входом четвертого элемента И и через элемент НЕ с первым входом третьего элемента И, выход третьего элемента задержки соединен с вторым входом первого элемента И, выход третьего триггера соединен с вторыми входами третьего иМ четвертого элементов И, выход четвертого элемента И соединен с третьим входом счетчика, выходы которого соединены с входами второго дешифратора, выходы которого соединены с первыми входами элементов И первой группы, выход генератора импульсов соединен с входом синхронизации регистра, выходы которого соединены с первой груп. 42 4 пой входов элементов И второй группыи входами пятого элемента И, выходкоторого соединен с информационнымвходом регистра, выходы элементов Ивторой группы, соединены с входамитриггеров группы, трегьими входамипервого, третьего и четвертого элементов И, вторым входом второго элемента И; выход триггеров группы соединен с вторыми входами элементов Ипервой группы, третий и четвертыйвыходы наборного поля, выход третьего триггера, выходы первого дещифратора, выходы элементов И второй груп.пы, выходы триггеров группы и генератора импульсов подключены к первойгруппе выходов блока, третий выходнаборного поля, выход второго элемента И, выходы элементов И второйгруппы и генератора импульсов являются выходами блока второй группы, выходы элементов И первой группы и третий выход наборного поля являются выходами блока третьей группы,Блок задания выборки интеграторовсодержит и дещифраторов, группу элементов ИЛИ и и регистров, прицем информационные входы регистров являются информационными входами блока, авходы синхронизации - управляющимивходами блока, 1-е выходы регистровсоединены с входами 1-х элементовИЛИ группы, выходы этих элементов соединены с входами дешифраторов, выходы которых являются выходами блока.Блок квантованных приращений состоит из регистра и двухвходовых элементов И, первые входы которых являются информационными входами блока,а вторые - управляющими входами блока, выходы элементов И подклюцены квходам регистра, выходы которогоявляются выходами блока.1На фиг. 1 представлена блок-схемаЦИС; на фиг. 2 - схема реализацииблока динамических регистров; нафиг. 3 - то же, вычислительного блока; на фиг. 4 - то же, блока управления.В состав ЦИС .(фиг.1) входят блоки1-3 управления, ввода и динамическихрегистров соответственно, вычислительные блоки 4, блоки 5-8 вывода, квантованных приращений, коммутации изадания выборки интеграторов, причемблок 6 квантованных приращений включает узлы 9 выделения приращений,блок 7 коммутации включает К групп двухвходовых элементов И 10, а блок 87 96084задания выборки интеграторов - и дешифраторов 11, группу элементов ИЛИ 12и и регистров 13,В состав блока 3 динамических регистров ( фиг.2)входят и динамическихрегистров, каждый из которых состоитиз К регистров 14 подынтегральнойфункции, первой группы элементов И 15,входного элемента ИЛИ 16, второй группы элементов И 17, первого выходного оэлемента ИЛИ 18, первой группы элементов НЕ 19, К регистров 20 остатка интеграла, третьей группы элементов И 21, четвертой группы элементов И 22, второго выходного элемента ИЛИ 23, второй группы элементов НЕ 24.В состав каждого вычислительногоблока 4 ЦИС ( фиг,3) входят узел 25масштабирования, сумматор 26 входных щоприращений, сумматор 27 подынтегральной функции, узел 28 умножения, сумматор 29 остатка интеграла.Блок 1 управления ( фиг.4 ) включаетнаборное поле 30, первый триггер 31, 25первый элемент И 32, первый элемент33 задержки, первый элемент ИЛИ 34,третий 35 и второй 36 триггеры,второй элемент И 37, второй элемент 38задержки, третий 39 и второй 40 элементы ИЛИ, первый дешифратор 41, группу элементов 42 сравнения, счетчик 43,второй дешифратор 44, первую группуэлементов И 45, третий элемент 46задержки, элемент НЕ 47, четвертыи 48 и третий 49 элементы И,ч35вторую группу элементов И 50, регистр 51, генератор 52 импульсов, пятый элемент И 53, группу триггеров54,Блок 1 управления предназначен длявыработки управляющих сигналов, необходимых для работы устройства, блок2 ввода - для ввода настроечной информации (начальных значений подынтег.ральных функций и программ коммута 45ции) в регистры 14 блока 3 динамических регистров и в регистры 13 блока 8 задания выборки интеграторов.Вычислительные блоки 4 - это устройства интегрирования, выполняющиечисленное интегрирование по Стилтье"су. Их количество (и), а также способ обработки информации в них выбираются в зависимости от требуемойвычислительной мощности ЦИС й и еебыстродействия.Блок 3 динамических регистровпредназначен для хранения.и передачи 2 8значений подынтегральной функции и остатка интеграла и состоит из п К=И регистров подынтегральной функции разрядностью, равной 1, и й регистров остатка интеграла разрядностьюкоторые объединены в 2 п динамических регистра по К последовательно соединенных регистров подынтегральной функции или регистров остатка интеграла в каждом. Длина динамических регистров может изменяться от 1 до К Г кратно 1 сигналом из блока 1 управления и определяется при программировании задачи,Блок 5 вывода. предназначен для вывода результатов решения.Блок 6 .квантованных приращений состоит из й узлов выделения приращений, предназначенных для выделения и хранения квантованных приращений причем выделение квантованных приращений, т.е, квантование приращений, представляет собой операцию выделения определенной группы разрядов, алгоритм которой имеет вид-еЧ 2=Г(Ч 2)где Ч 2 - квантованное приращение;у 2 - неквантованное приращение;Г ,- функция расчленения, выделяющая два знаковыхразряда иразрядовпосле запятой,Неквантованные приращения поступают в блок 6 из вычислительных блоков 4, причем подключение соответствующей группы из и узлов выделения приращений к выходам и вычислительных блоков 4 происходит на каждой итерации автоматически подачей соответвующих сигналов из блока 1 управления.Блок 7 коммутации состоит из дп 11 двухвходовых (д - количество входов вычислительного блока 4) элементов И 10 и предназначен для передачи приращений из соответствующих узлов 9 выделения приращений блока 6 на соответствующие входы вычислительных блоков 4 в соответствии с программой коммутации, хранимой в блоке 8. Блок 8 задания выборки интеграторов представляет собой К регистров 13 разрядностью дп 1 оц 14 д (где х"1 - наименьшее целое число, большее Х) дп дешифраторов 11 и дп 1 од И 12 элементов ИЛИс К входами в группе элементов ИЛИ 12 и предназначен для35 Записанный в регистр 51 сигнал, представляющий собой две единицы в соседних разрядах, сдвигается до последнего разряда и производит выработку распределенных временных импульсов. После того, как записанный в регистр 51 сигнал сдвинется в последние два разряда, элемент И 53 открывается и в следующем такте в первый разряд регистра 51 записывается новая единица, а единица из предпоследнего разряда записывается в последний, и на выходе соответствующего элемента И группы 50, входы которого подключены к единичным выходам последнего и первого разрядов регист 9 96084 записи и хранения программ коммутации вычислительных блоков 4 и управления их коммутацией через блок 7. блок 8 вместе с блоком 7 коммутации обеспечивает по сигналу из блока 1 управления соединение любого из 14 узлов 9 блока 6 с любым из дп входов и вычислительных блоков 4.Решение задач на предлагаемой ЦИС осуществляется приближенными метода О ми численного интегрирования. Результаты решения получаются в виде числовых значений искомых величин через равные интервалы времени,Решаемая задача представляется 15 в виде симметричной формы уравнений Шеннона;.Арку С 1йкфкцб20К К К дл, = дх;1 рк (хо) =1 рко25К=23., 14,где Ари Асс(1 =. 1 2 3 14) являются постоянными коэффициентами,принимающими значения 0 или 1 в зависимости от решаемой задачи.Прямоугольные матрицы, составленные из коэффициентов АР и Ак, вместе с вектором начальных условий Урко(К =1,2,3 14) полностью задаютпрограмму решения задачи,В предлагаемой ЦИС обработка информации одного типа решения производится массивами по и вычислительных блоков в каждом. В соответствии сэтим прямоугольные матрицы коэффи 40циентов АР и А-и вектор началь 9 1ных условий при программировании задачи разбиваются произвольным образом на клеточные матрицы размерностью. 1и М, где М - количество вычислительных блоков в структурнои схеме рещае 45мой задачи (14М) . Каждая клеточнаяматрица задает программу коммутациисоответствующей группы из и вычислительных блоков.Отношение всего числа вычислительных блоков в структурной схеме решаемой задачи (14 ) к числу вычислительных блоков в ЦИС (и) дает количество обрабатываемых групп в, которое определяет длину динамических регистров, т.е. в=14 /и 1,Длина динамических регистров в блоке 3 в этомслучае равна щ Т и устанавливается 2 1 Оподачей соответствующих сигналов изблока 1 управления,Цифровая интегрирующая структураработает следующим образом.После включения источника питанияинтегрирующей структуры генератор 52импульсов начинает выдавать тактирующие импульсы, которые поступают навход синхронизации регистра 51 и осуществляют сдвиг той случайной информации, которая записывается в регистр51 при включении источника питания.Так как на входы элемента И 53 поступают сигналы с нулевых выходов четных разрядов регистра 51, за исключением последнего разряда, то покане произойдет обнуление регистра 51на выходе элемента И 53 сигнал отсутствует. Лишь после обнуления регистра 51 на выходе элемента И 53появляется сигнал, который поступаетна информационный вход регистра 51,и в первый разряд этого регистра записывается единица, В следующем такте подачей тактирующих сигналов с выхода генератора 52 эта единица сдвигается во второй разряд регистра 51,а в первый разряд записывается новаяединица. Сигналы с единичных выходоврегистра 51 поступают на входы группы элементов И 50, состоящих из двухвходовых элементов И, на входы которых поступают сигналы соседних разрядов регистра 51, а на выходах образуются распределенные временные импульсы. Причем при записи единицыво второй разряд регистра 51 на одномиз входов элемента И 53 появляетсянулевой сигнал, который закрываетэтот элемент, и прохождение сигналана информационный вход регистра 51прекращается.40 После установки требуемой длины динамических регистров перед настройкой ЦИС на решение задачи и выполнением процесса решения блок 1 управления подачей соответствующего сигнала с третьего выхода наборного поля 30 11 96084 ра 51, появляется последний временной импульс, а в следующем такте единицы записываются в первый и второй разряды регистра 51, и выработка распределенных временных импульсов начинается заново уже в новом цикле. Распределенные временные импульсы с выходов элементов группы 50 поступают в каждом цикле на единицные и нулевые входы триггеров группы 54 и произ о водят выработку управляющих потенциалов требуемой длительности, которые с выходов триггеров группы 54, так же как и распределенные временные импульсы с выходов элементов И 1 группы 50, поступают в соответствующие блоки цифровой интегрирующей структуры для обеспечения организации выполнения различных режимов работы этих блоков. 20Перед началом решения задачи оп-. ределяется по структурной схеме задачи количество обрабатываемых групп вычислительных блоков в, которое определявт длину динамических регистров и устанавливается на наборном поле 30 блока 1 управления, Затем значение количества обрабатываемых групп вычислительных блоков (п 1) через группу выходов наборного поля 30 подается на входы дешифратора 41, где расшифровывается,. и на соответствующем выходе дешифратора 41 появляется единичный потенциал, который через первый выход блока 1 управления подается на соответствующий элемент И 17 и элемент НЕ 19 блока 3, а также на соответствующий элемент И 22 и элемент НЕ 24 блока 3. При этом на выходе этого элемента НЕ 19, а также элемента НЕ 24 появляется нулевой потенциал и соответствующий элемент И 15 и элемент И 21 закрываются; отделив щ регистров, причем выход в-го регистра 14 подынтегральной Функции блока 3 церез открывший ся элемент И 17 и через элемент ИЛИ 18 соединяется с выходом динамического регистра, а выход щ-го регистра 20остатка интеграла блока 3 через открывающиеся элементы И 22 и ИЛИ 23 соединяется с выходом своего динамического регистра. 2 12на первый свой выход производит установку в исходное состояние блока 2ввода, регистров 14 подынтегральныхФункций и регистров 20 остатков интегралов блока 3 и узлов 25 масштабирования каждого вычислительного блока 4,подачей этого же сигнала на второйсвой выход блок 1 производит установку в нулевое состояние блока 5 вывода, а подачей этого же сигнала натретий свой выход производит установку в исходное состояние узлов 9выделения приращений блока 6 и регистров 13 блока 8, Кроме того, сигнал с третьего выхода наборного поля30 устанавливает в нулевое состояниетриггеры 31, 35, 36 и счетчик 43.Затем производится ввод настроечной информации. При этом из блока 1управления с четвертого выхода наборного поля 30 в блок 2 ввода поступает сигнал начала ввода, который запускает этот блок, и блок 2 ввода начинает подавать настроечную информацию в блок 3 динамических регистрови в регистры 13 блока 8, Одновременно из блока 1 управления с третьеговыхода группы 50, с выхода генератора 52 и с второго выхода группы 54поступают в блок 2 ввода, блок 3 динамических регистров и блок 8 управляющие сигналы, обеспечивающие организацию ввода настроечной информации. Причем в блок 3 динамическихрегистров в регистры 14 заносятсяпри этом начальные значения подынтегральных Функций, поступающие из блока2 через входные элементы ИЛИ 16 блока 3, и в регистры 13 блока 8 заносятся программы коммутации каждойгруппы по и вычислительных блоков всоответствии с клеточными матрицамикоэффициентов Ярк и Л 1 к,После ввода всей настроечной информации процесс настройки ЦИС заканчивается и начинается выполнениепроцесса решения задачи.Процесс решения задачи производится следующим образом.На наборном поле 30 блока 1 вырабатывается команда "Пуск" и соответствующий сигнал с второго выходанаборного поля 30 поступает на единичный вход триггера 36 и устанавливает его в единичное состояние, 8результате триггер 36 открывает элемент И 37, и первый временный импульс, соответствующий началу итерации, с первого выхода группы 50 про96084 13ходит через открытый элемент И 37 и поступает на единичный вход триггера 35 и, кроме того, задержавшись на один такт на элементе 38 задержки, проходит через элемент ИЛИ 39 и по- з ступает на нулевой вход триггера 36. В результате триггер 36 переходит в нулевое состояние, закрыв тем самым элемент .И 37, а триггер 35 переходит в единичное состояние и начинает О выдавать на первый выход блока 1 управления сигнал, разрешающий решение, Одновременно триггер 35 подает разрешающий сигнал на входы элементов И 48 и И 49, но так как на , 1 выходе группы элементов 42 сравнения сигнал равенства кодов отсутствует (так как значение счетчика 43, подаваемое на одну группу входов. группы элементов 42 сравнения, равно нулю, а значение количества обрабатываемых групп вычислительных блоков, подаваемое на другую группу входов группы элементов 42 сравнения из наборного поля 30, равно а), то элемент И 48 закрыт, а элемент И 49 открыт, так как на выходе элемента НЕ 47 присутствует разре-. шающий сигнал и первый .временной импульс проходит с выхода группы 50 на суммирующий вход счетчика 43 и перебрасывает его в состояние, равное единице. В результате на соответствующем выходе дешифратора 44 появляется разрешающий сигнал, который разрешает прохождение первого управляющего сигнала с выхода группы 54 через соответствующий элемент И группы 45 на третий выход блока 1 управления. Этот первый управляющий сигнал из блока 1 управления с треао тьего его выхода подключает выходы первого регистра 13 блока 8 через элементы ИЛИ 12 к входам дешифратора 11.Дешифраторы 11 блока 8 в соответствии с занесенной в первый регистр 13 программой коммутации первой клеточной матрицы обеспечивают подключениелюбого выхода из 14 узлов 9 выделения приращений блока 6 к любому из д вхо- о дов каждого из и вычислительных бло-. ков 4 через блок 7 коммутации. Кроме того, первый управляющий сигнал из блока 1 подключает второй выход каждо го вычислительного блока 4 к первой. группе из и узлов 9 блока 6. Одновременно с первым управляющим сигналом блок 1 управления с единичного выхо 2да триггера 35 через первый свой выход подает сигнал, разрешающий решение, в блок динамических регистров 3 и в вычислительные блоки 4. В результате блок 3 сдвигает информа- циЮ в регистрах и выдает на выходные шины из регистров 14 и 20 значения подынтегральных функций и остатков интегралов первой группы из и вычислительных блоков решаемой задачи, которые поступают в соответствующие вычислительные блоки 4. Причем значения подынтегральных функций поступают на входы узла 25 масштабирования и сумматора 27 подынтегральной функции соответствующего вычислительного блокаа значения остатков интегралов поступают на вход сумматора 29 остатков интеграла соответствующего вычислительного блока 4. Одновременно на входы сумматора 26 входных приращений и вход узла 28 умножения каждого вычислительного блока 4 из блока 6 квантованных приращений через блок 7 коммутации поступают квантованные приращения в соответствии с программой коммутации первой клеточной матрицы, т.е. программой коммутации первой группы из и вычислительных блоков решаемой задачи, занесенной в первый регистр 13 блока 8.Квантованные приращения, поступающие на входы сумматора 26, суммируются в нем и масштабным сигналом, вырабатываемым узлом 25 каждого вычислительного блока 4, приводятся к масштабу подынтегральной Функции соответствующего вычислительного блока решаемой задачи из первой группы этих вычислительных блоков, обрабатываемых в данной итерации. Узел 25 масштабирования вырабатывает масштабные сигналы в соответствии с начальным импульсом, который записывается в младший разряд подынтегральных функций, поступающих в каждой итерации на вход узла 25, и положение которых зависит от масштаба представления этих величин.Сумма входных приращений с выхода сумматора 26 поступает на вход сумматора 27, на другой вход которого поступает в каждом вычислительном блоке 4 с выхода соответствующего элемента ИЛИ 18 блока 3 из регистра 14 через соответствующий элемент И 17 значение подынтегральной функции соответствующего вычислительного блока решаемой задачи из первой группы15 9608 этих вычислительных блоков, обрабатываемой в этой итерации. В результате выполнения операции суммирования получаются новые значения подынтегральных Функций, которые поступают в каждом вычислительном блоке 4 с выхода сумматора 27 на вход узла 28 умножения и на соответствующий вход блока 3 динамических регистров, и при этом каждое новое значение 1 О подынтегральных функций записывается через соответствующий элемент ИЛИ 16 в соответствующий обрабатываемому вычислительному блоку решаемой задачи освободившийся регистр 14 подын тегральной функции из щ последовательно соединенных регистров 14 блока 3, подключенных к соответствующему вычислительному блоку 4 и количество которых Ы определено при 20 подготовке к решению данной задачи.На второй вход узла 28 умножения каждого вычислительного блока 4 поступают из блока 6 через блок 7 коммутации приращения переменной ин- р 5 тегрирования в соответствии с программой коммутации первой группы из. и вычислительных блоков решаемой задачи, а на третий вход поступает из блока 1 управления сигнал, разрешающий решение. Результат умножения в каждом вычислительном блоке 4 поступает с выхода узла 28 на вход сумматора 29 остатка интеграла, на второй вход которого в каждом блоке 435 поступает с выхода соответствующего элемента ИЛИ 23 блока 3 из регистра 20 через соответствующий элемент И 22 значение остатка интеграла соответствующего вычислительного блока решае. мой задачи из первой группы этих вы- . числительных блоков, обрабатываемой в данной итерации.Полученный новый остаток интеграла я неквантованное приращение ин 45 теграла в каждом вычислительном блоке 4 с выхода сумматора 29 поступают соответственно в соответствующий обрабатываемому вычислительному блоку. решаемой задачи освободившийся ре - гистр 20 остатка интеграла из в последовательно соединенных регистров 20 блока 3, подключенных к данному вычислительному блоку 4; и в соответствующий обрабатываемому вычислительному блоку решаемой задачи узел 9 выделения приращений блока 6 (из К подсоединенных к данному вычислительному блоку 4), где происходит 16квантование и запись квантованных приращений. В результате в вычислительных блоках 4 в течении первого управляющего сигнала производится обработка информации первой группы из и вычислительных блоков решаемой задачи. Одновременно исходные значения подынтегральных функций первой группы вычислительных блоков решаемой задачи с выходов блока 3 поступают в блок 5 вывода, который запускается в начале первой итерации сигналом из блока 1 управления с выхода элемента И 37, и происходит печать исходных данных.По окончании первого управляющего сигнала первый временной импульс, соответствующий началу следующей итерации, проходит с выхода группы 50 через открытый элемент И 49 на суммирующий вход счетчика 43 и перебрасывает его в состояние, равное двум. В результате на соответствующем выходе дешифратора 44 появляется разрешающий сигнал, который разрешает прохождение второго управляющего сигнала с выхода узла 54 через соответствующий элемент И узла 45 на третий выход блока 1 управления. Этот второй управляющий сигнал из блокауправления с третьего его выхода подключает выходы второго регистра 13 блока 8 к дешифраторам 11, и в соответствии с второй клеточной матрицей коммутации соответствующие выходы из И узлов 9 блока 6 через двухвходовые элементы И 1 О блока 7 подключаются к соответствующим входам вычислительных блоков 4. Кроме того, второй управляющий сигнал блока 1 подключает второй выход каждого вычислительного блока 4 к второй группе из и узлов 9 блока 6. Одновременно начальные значения подынтегральных Функций и остатков интегралов второй группы из и вычислительных блоков поступают из блока 3 динамических регистров на входы вычислительных блоков 4.В течение второго управляющего сигнала происходит обработка информации во второй группе вычислитель/ных блоков из М вычислительных блоков всей задачи и печать исходных данных этой группы в блоке 5. Одновременно новые значения подынтегральных функций и остатков интегралов второй группы вычислительных блоков решаемой задачи поступают с вы