Вычислительное устройство для решения нелинейных краевых задач

ОП ИСАНИИИЗОБРЕТЕН ИяК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ оц 918951 Союз СоветскихСоциалистическихРеспублик(22) Заявлено 16, 06. 80 (21) 2974584/18-2 8 606 Р соеиинениехт заявки1 ееуаарствеиый каиитет СССР ио делаи изабретеиий и открытийбликования описания 09, 04. 8 т"цщ 4 ж,.иедин 72) Авторы изобретен Ю. Шлихте, ф. П. Звиргздиньш, В и Я. ф, Блейерс ский ордена Трудового Красного Знамен политехнический институт1) Заявитель 4) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ДЛЯ РЕШЕНИЯ НЕЛИНЕЙНЫХ КРАЕВЫХ ЗАДАЧ5 Г 1.Однако уся невысокоНаиболеесущности кройство длявых задач,ния и сопря рактеризу тройство х .точностью близким по хническоиляется устейных краек управлеенный к циф зобретению я решения нели одержащее бл ения, подклю Изобретение относится к вычисли= тельной технике и может быть применено для решения краевых задач, описываемых дифференциальными уравнениями в частных производных с функциональными и нелинейными зависимостями коэффициентов, методами дискретного моделирования.Известно устройство для решения нелинейных краевых задач, содержащее,1 блок управления и сопряжения, первый выход которого подключен к входу цифрового вычислительного блока, выход которого соединен с первым входом блока управления и сопряжения, второй вход которого через аналого-цифровой преобразователь подключен к выходу блока коммутатора, сеточные блоки, каждый из которых содержит кодо- управляемый блок задания напряжений и токов, выход которого подключен к первому входу сетки проводимостей, выход которой через блок релейного коммутатора соединен с буферным усилителем-повторителем, второй вход сетки проводимостей через блок управления подключен к первому выходу за" несения информации, первый вход которого соединен со вторым выходом блока управления и сопряжения, третий выход которого подключен к одному входу блока коммутатора, другой вход которого соединен с выходом буферного. усилителя-повторителя, а выход аналого-цифрового преобразователя подключен к входам блока индикации и тестового контроля.Описанное устройство обладает достаточной помехозащищенностью, цто уменьшает погрешность моделированияФнп Составитель А. ЖереновТыкей Техреду М. Надь33 Тираж 732ИИПИ Государственного комитетапо делам изобретений и открыт035 Москва ИРауаская наб3ал ППП "Патент", г. Ужгород, ул оооектоо О, Билакодписное3 918951 тора кода адреса, а в каждый решающий блок введен дешифратор, выход которого подключен к управляющим входам узлов записи информации и коммутации, входы дешифратора подключены соответственно к выходам схемы сравнения и первого шифратора кода адреса, вход схемы сравнения и управляющий вход первого коммутатора подключены к выходу второго шифратора кода адреса, первые входы первого и второго шифра-, торов кода адреса подключены к выходу регистра адреса, вторые входы подключены к выходу регистра конфигураций, вход регистра соединен с четвертым выходом блока управления,Кроме того, в устройстве блок управления со,цержит буферный регистр, коммутатор, регистр адреса микрокоманд, узел памяти и регистр микрокоманд, первый, второй и третий выходы которого являются соответственно вторым, третьим и четвертым выходами блока, четвертый выход регистра микрокоманд соединен с первым выходом блока, пятый выход подключен к первому входу коммутатора, первые вход и выход блока соединены соответственно с первым входом и первым выходом буферного регистра, второй вход которого и второй вход коммутатора соединены с вторым входом блока, третьи входы буферного регистра и коммутатора соединены с первым выходом узла памяти, первый вход которого соеди" нен с выходом буферного регистра, второй выход узла памяти подключен к входу регистра микрокоманд, адресный вход узла памяти соединен с выходом регистра адреса микрокоманд, вход которого подключен к выходу коммутатора. ровому блоку и через аналого-цифровой преобразователь соединен с блоком коммутатора и сеточные блоки, каждый из которых содержит кодоуправ" ляемый блок задания напряжений и токов, выход которого подключен к сетке проводимостей, связанной через блок релейного коммутатора с буферным уси" лителем-повторителем, соединенным с блоком коммутатора, подключенным к 10 блоку управления и сопряжения,. связанного с селекторами, блоком коммутации областей произвольной конфигурации и с блоком занесения информации, соединенным с кодоуправляемым 15 блоком задания напряжений и токов, с первым селектором и через блок управления с сеткой проводимости, подключенной к блоку коммутации .областей произвольной конструкции, селек-. 20 торы соединены между собой и подключены к блоку коммутации областей произвольной конструкции.В данном устройстве повышена точность решения управления за счет 25 обеспечения возможности образования необходимой конфигурации рождающей сетки 121. Однако известное, устройство обладает низким быстродействием.Цель изобретения - повышение быстродействия устройства,Поставленная цель достигается тем,что в устройство, содержащее блокуправления, первые вход и выход кото 35рого являются соответственно входоми выходом устройства, второй входблока управления через аналого-,цифровой преобразователь подключен квыходу первого коммутатора, решающие40блоки, каждый из которых включаетсхему сравнения, узел записи информации, узел коммутации и матрицу узловых процессоров, входы и выходы первойгруппы которои соединены соответстМ45венно с выходами и входами второгокоммутатора, входы и выходы второйгруппы соединены соответственно свыходами узла записи информации ивходами узла коммутации, выход которого подключен к входу первого коммутатора, информационный вход второгокоммутатора соединен с выходом регистра .конфигураций, второй и третийвыходы блока управления подключеныгсоответственно к входу узла записи информации и к входу регистра конфигураций,введены регистр адреса и два шифра" Каждый узловой процессор матрицы узловых процессоров в устройстве содержит кодоуправляемый источник тока и напряжения, входы которого соедииены с выходом регистра, и кодоуправлФемые проводимости, входы каждой из которых соединены с выходами соответствующего регистра, входы регистров соединены соответственно с выходами узла записи информации, выходы кодо- управляемых проводимостей и источника тока и напряжения подключены соответственно к входам узла коммутации.На фиг. 1 представлена структурная схема устройства; на фиг. 2- схема двумерной матрицы узловых про5 918951 цессоров; на фиг. 3 - схема узлового процессора и узла записи информации; на фиг. Ь - схема блока управления; на фиг. 5 - схема шифратора кода адреса. 5Устройство содержит блок 1 управления, электронную машину (ЭВМ) 2, аналого-цифровой преобразователь 3,коммутатор 4, узел 5 коммутации, ре,шающие блоки б,матрицу 7 узловых про цессоров,узел 8 записи информации,регистр 9 конфигураций, коммутатор 10, дешифратор 11,шифратор 12 кода адреса, схему 1 Д сравнения, шифратор 14 кода . адреса, регистр 15 адреса, узловой 1 процессор 16, кодоуправляемые проводимости 17, регистры 18, кодоуправляемый источник 19 тока и напряжения, регистр 20, группы элементов И 21, регистр 22 признака параметра, ре- , 20 гистр 23 данных, буферный регистр 24, коммутатор 25, регистр 26 адреса .микрокоманд, узел 27 памяти, регистр 28 микрокоманд, узлы 29 ввода, узел 30 вывода, матрицу 31 элементов И и мат 25 рицу 32 элементов ИЛИ.Узловой процессор содержит кодо- управляемые проводимости 17 в направ.- лении осей Х,У.Из регистра 23 данных узла 8 код зо проводимостей или источника 19 тока и напряжения поступает на вход регистра 18 источника 19. Запись в регистры осуществляется. по сигналам, которые поступают с выходов элементов И 21 узла 8, на один вход которых поступает разрешающий сигнал выбранного узлового процессора с выхода дешифратора 11. На другие входы поступает сигнал признака параметра с выходов 40 регистра 22 признака узла 8. Запись в соответствующий регистр 18, 20 происходит при совпадении на входах элементов И 21 сигналов адреса, который поступает с выхода дешифратора 11 и признака параметра, например, Х, который поступает с выхода регистра .22 признака параметра узла 8. Из ЭВМ 2 в узел 27 записывается50 программа работы устройства. Начальная команда из ЭВМ 2 через буферный регистр 24 и коммутатор 25 поступает в регистр 26 адреса микрокоманд, ко- . торый определяет первую микрокоманду55 в узле 27 памяти. Микрокоманда из узла 27 считывается в регистр 28 мик-. рокоманд. С выхода регистра 28 микро- команд на вход коммутатора 25 поступает сигнал, служащий для передачи адреса следующей микрокоманды в регистр 28 микрокоманд. Со второго выхода регистра 28 микрокоманд в регистр 9 конфигурации записывается код конфигурации модульной базовой области. Из узла 27 в регистр 28 микрокоманд поступает очередная микрокоманда и с выхода регистра 28 в регистр 15 адреса записывает код начального адреса в координатах установленной конфигурации моделирующей базовой области. Затем по команде, записанной в узле 27 с выхода регистра 28 в регистры 22 и 23 узла 8, записываются коды . признака вводимого параметра и .кодо-, вой эквивалент выбранного параметра соответственно.После обслуживания очередного узло" вого процессора в регистр 15 адреса из регистра 28 микрокоманд записывается код следующего узлового процессора и устройство работает как было описано выше.При съеме решения аппаратура задания адреса узлового процессора работает как при занесении информации, а решение задачи поступает через буферный регистр 24 в ЭВМ 2. Запускается аналого-циФровой преобразователь 3 и после преобразования АЦП 3 выдает сигнал "Конец преобразования", который поступает на вход коммутатора 25. Результат преобразования из аналогоцифрового преобразователя 3 записывается в буферный регистр 24, а затем по сигналу, поступающего из ре-. гистра 28 в ЭВМ, этот результат за" писывается в ЭВМ и запускается преоб- . разователь 3 на следующее решение. Для образования конфигурации моду" лирующей базовой области в регистр 9 конфигураций из ЭВМ 2 через блок 1 управления поступает код. Из регистра 9 конфигураций этот код поступает на коммутатор 10, который коммутирует границы матриц узловых процессоров 7 блоков 6, образуя необходимую конфигурацию модулирующей базовой области. Затем из ЭВМ 2 через блок 1 управления в регистр 15 адреса заносится начальный адрес узлового процессора в координатах установленной конфигурации Моделирующей базовой области. С выхода регистра 15 адреса код поступает на входы шифраторов 14 и 12, на других входах которых присутствует код конфигурации с вы7 91899 хода регистра 9 конфигураций Шифратор 14 преобразует.код адреса в соответствии с кодом конфигурации в объективный код адреса блока 6, который поступает на входы схем 13. каждого 3 блока 6 и на управляющий вход комму-. татора 4. Шифратор 12 выдает на входы дешифраторов 11 каждого блока 6 объективный адрес узлового процессора в соответствии с кодом конфигура в ции. В каждую схему 13 записывается объективный адрес данного блока 6, который сравнивается с адресом, поступающим из шифратора 14. При совпа" дении кодов адреса схема 13 выдает 15 разрешающий сигнал на второй вход дешифратора 11. Дешифратор 11 формирует объективный адрес узлового про- цессора и выдает управляющий сигнал на управляющий вход узла 8 записи 20 информации, который обеспечивает поступление информации из ЭВИ 2 через блок 1 управления. После окончания обслуживания первого узлового процессора при последовательном значе нии информации содержимое регистра 15 адреса увеличивается на 1 и производится занесение информации" в очередной узловой процессор.ЗОПри произвольном обходе моделирующей базовой области в регистр 15 адреса из блока 1 управления задается ад-, рес очередного узлового процессора и устройство работает как было описано выше. По окончании занесения3 информации в узловые процессоры 7 и образования потенциалов на модели- рующей базовой области, устройство по. команде из ЭВИ 2 переходит в ре" жим съема решения, преобразования иао передачи его в ЭВМ 2. По съеме решения аппаратура задания адреса работает как при занесении информации. Дешифратор 11 управляет работой узла 5 коммутации выбранного блока 6,45 который подключает выбранный узловой процессор к входу коммутатора 4. На управляющий вход коммутатора 4 поступает сигнал с выхода шифратора 14. Коммутатор 4 подключает выход выбранного блока 6 к входу аналого-цифрово го преобразователя-,3.,Аналого-цифровой преобразователь 3 преобразует поступающие потенциалы в коды и через блок 1 управления засылает их в ф ЗВИ 2., После окончания опроса выбранного блока устройство переходит к съему решения с очередного блока 6. 8В предлагаемом устройстве при образовании моделирующей базовой области управление коммутатором 10 осуществляется параллельно с занесениемкода в регистр 9 конфигураций. Этотже код используется при аппаратнойреализации преобразования адресовузловых процессоров и адресов решающих блоков из координат базовой области в объективные адреса, что исключает необходимость передавать адреса узловых процессоров и адресоврешающих блоков из координат базовойобласти в объективные адреса, чтоисключает необходимость передаватьадреса узловых процессоров при записи информационных слов. Кроме того,при занесении информации и съеме решения можно оперативно менять шагобхода узловых процессоров в координатах базовой области,Такая организация работы предлагаемого устройства повышает быстромдеиствие при.решении нелинейных краевых задач.формула изобретения1, Вычислительное устройство для решения нелинейных краевых задач, содержащее блок управления, первые вход и выход которого являются соответственно входом и выходом устройства, второй вход блока управления через аналого-цифровой преобразователь подключен к выходу пЕрвого коммутатора, решающие. блоки, каждый из кото.- рых включает схему сравнения, узел записи информации, узел коммутации и матрицу узловых процессоров, входы и выходы первой группы которой соединены соответственно с выходами и входами второго коммутатора, входы и выходы второй группы соединены соответственно с выходами узла записи информации и входами узла коммутации, выход которого подключен к входу первого коммутатора, информационный вход второго коммутатора соединен с выходом регистра конфигураций, второй и третий выходы блока управления подключены соответственно к входу узла записи инФормации и к входу регистра конфигураций, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, з него введенц регистр адреса и два шифратора .кодаадреса, а в каждый ре99189 шающий блок введен дешифратор, выход которого подключен к управляющим входам узлов записи информации и коммутации, входы дешифратора подключены соответственно к выходам схемы сравнения и первого шифратора кода адреса, вход схемы сравнения и управляющий вход первого коммутатора подклю" цены к выходу второго шифратора кода адреса, первые входы первого и вто" 10 рого шифраторов кода адреса подключены к выходу регистра адреса, вторые входы подключены к выходу регистра конфигураций, вход регистра адреса соединен с четвертым выходом блока 15 управления.2, Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок управ ления содержит буферный регистр, ком" мутатор, регистр адреса микрокоманд, щ узел памяти и регистр микрокоманд, первый, второй и третий выходы которого являются соответственно вторым, третьим и четвертым выходами блока, четвертый выход регистра микрокоманд 25 соединен с первым выходом блока, пятый выход подключен к первому входу коммутатора, первые вход и выход бло.- ка соединены соответственно с пер.- вым входом и первым выходом буффер- зо ного регистра, второй вход которого и второй вход коммутатора соединены 1 10с вторым входом блока, третьи входы буферного регистра и коммутатора соединены с первым выходом узла памяти, первый вход которого соединен с выходом буферного регистра, второй выход узла памяти подключен к входу регистра микрокоманд, адресный вход узла памяти соединен с выходом регистра адреса микрокоманд, вход которого подключен к выходу коммутатора.3. Устройство по и. 1., о т л ич а ю щ е е с я тем, что каждый узловой процессор матрицы узловых процессоров содержит кодоуправляемый ,источник тока и напряжения, входы которого соединены с выходами регистра, и кодоуправляемые проводимости, вхо" ды каждой из которых соединены с выходами соответствующего регистра, входы регистров соединены соответственно с выходами узла записи информации, выходы кодоуправляемых проводимостей и источника тока и напряжения подключены соответственно к входам узла коммутации.Источники информации принятые во внимание при экспертизе1. Авторское свидетельство СССР М 383069, кл. С 06 6 7/й 8, 1970.2, Авторское свидетельство СССР У 661566, кл. С 06 6 7/М 6, 1976 (прототип) .