Устройство для адресации блоков памяти

Номер патента: 966695

Опубликовано: 15.10.1982

Авторы: Заблоцкий, Цесин

МПК: G06F 9/36

Метки: адреса, адресов, дисках, логических, магнитных, памяти, трансляции

...выход второго сдвигающего 1 фрегистра соединен с первым входом блокаэлементов И, управляющие входы сдвигающих регистров, коммутатора и второй входблока элементов И являются третьим входом узла, вторым выходом которого явля-щются выход элемента ИЛИ, входы которого соединены с выходом посЛеднего элемента И и с выходами знакового разрядавычитателей, входы уменьшаемого которых соединены с выходами регистров, чет.двертым входом узла являются входы вычитаемого вычитателей,На фиг 1 приведена структурная схема устройства для трансляции логическихадресов в адреса памяти на магнитныхдисках; на фиг. 2 - структурная схемаблока назначения; на фиг. 3 - функциональпая схема генератора расстановки;на фиг. 4 - функциональная схема блокауправления; на...

Номер патента: 1242965

Опубликовано: 07.07.1986

Авторы: Бадашин, Ланда, Леонтьев, Палагин, Сигалов

МПК: G06F 11/28

Метки: блоков, отладки, программно-аппаратных

...выхода 68 регистра 16 поступает на соответствующую шину отлаживаемой микроЭВМ.Затем дешифратор 11 вырабатывает сигнал обращения к отлаживаемой микро- ЭВМ, При совпадении этого сигнала с сигналом "Блокировка", сигнал уровня логической "1" с выхода элемента И 26 через одновибратор 28 устанавливает по единичным входам триггеры 29 и 30Сигнал уровня логической "1" поступает на вход элемента И 32, а сигнал уровня логического "0" с нулевого выхода триггера 29 поступает на вход элемента ИЛИ 33, Так как в начале машинного цикла управляющей . микроЭВМ сигналы вьдачи информации (поступает на второй вход элемента И 32) и приема информации (поступает на второй вход элемента ИЛИ ЗЗ) отсутствуют (логический "0"), на выходе элемента И 32 и на выходе...

Номер патента: 1497617

Опубликовано: 30.07.1989

Авторы: Абрамов, Глизер, Дзисяк, Леонтьев, Мартынюк-Лотоцкий, Палагин, Сигелов, Цвелодуб

МПК: G06F 11/28

Метки: блоков, отладки, программно-аппаратных

...элемент 8 задержки,Выполняя отлаживаемую программу,блок 1 производит обращения либо кпервому блоку 23 оперативной памяти,либо к памяти отлаживаемого устройства в зависимости от информации, записанной в третьем блоке 25 оперативной памяти, Обмен информацией междупамятью и блоком 1 производится через шестой дешифратор 14 следующимобразомВ случае передачи информа-ции от блока 1 в память отлаживаемого устройства информация на вторыхадресных входах 58 и второй двунаправленной информационной магистрали59, сопровождающаяся сигналом на втором входе 61 признака записи, передается через шестой дешифратор 14 приналичии разрешающего сигнала на выходе 90 на группу адресных выходов107 и третьи информационные входы-выходы 106 к памяти отлаживаемого...

Номер патента: 921048

Опубликовано: 15.04.1982

Авторы: Сапожников, Трохов

МПК: H03K 3/037

Метки: входом, парафазное, счетным, триггерное

...входа 5 устройства поступает на вход 6 ячейки 1, поэтому . на выходе 14 последней появляется сигнал 1. Единичный сигнал со входа 8 поступает на вход 9 ячейки3, поэтому на ее выходе 18 появляется сигнал 0. На двух входаходного элемента И-НЕ ячейки 3 (вход15 и вход, связанный по обратной связи с выходом 18) происходит одновременное изменение комбинации сигна- . лов с 01 ф на 10. При этом за счет задержки на срабатывание элемента И-НЕ на его выходе 22 сохраня ется сигнал 1, Указанная задержка может быть увеличена как отмечалось выше. Нулевой сигнал с выхода 18 ячейки 3 поступает на вход 19 ячейки 2, в связи с чем на выходе 27 5 ячейки 2 появляется единичный сигнал. На выходе 16 ячейки 2 сигнал 1 сохраняется, так как на вход 7 ячейки 2 со...

Номер патента: 1058064

Опубликовано: 30.11.1983

Автор: Музыченко

МПК: H03K 19/23

Метки: весов, входов, преобразования

...весов. выходов, выходы которых являются выходами данного преобразователя несов входов, а входы преобраэователей весов выходов соединены с выходами одного веса преобразователей весов.Преобразователи весов содержат преобразователи весов нходов и фор О мирователй веса выхода, входы которых соединены с выходами преобразователей весов входов, входы которых являются входами данного преобразователя весов, а выходы формиронателей весов выходов являются вы. - ходами преобразователя весов.На фиг.1 показана структурная схема предлагаемого устройства; на фиг.2 и 3 примеры реализации схемы на элементах И и ИЛИ для преобразователей весов на два и три выхода соответственно,Устройство преобразователя весов входов содержит преобразователи 1 весов...