Устройство для адресации блоков памяти
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1649552
Авторы: Козелков, Лозбенев, Пархоменко, Черняев
Текст
СОЮЗ СОВЕТСНИСОЦИАЛИСТИЧ ЕСНРЕСПУБЛИН И 9(57) Изобретение АДРЕСАЦИИ БЛОКОВ втоосит ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯПРИ ГННТ СССР, 91. Бюл,архоменкоов и В,Г,25 (088.8ское свидкл, С 06ДЛЯ матике и вычислительной технике иможет быть использовано для адресации блоков памяти в системе памятии является усовершенствованием устройства по авт, св, У 13942 17, Цельюизобретения является расширение функциональных возможностей устройства,В устройство введены и элементов И17 третьей группы, и коммутаторов 18группы, сумматор 20, Устройство обладает однородной структурой, чтоделает возможным его микроэлектронное исполнение, 1 ил.5 164 95524 В режиме работы блока при обращении к памяти (НУ на входе 13) можно (независимо от выбора блоков) со вершать преобразование физического адреса, в логический адрес блока,Для этого подачеч тактовых импульсов на вход 14 устройства следус ет установить регистр 6 сдвига в положение преобразуемого Физическогоадреса и затем установить на входе19 устройства сигнал ВУ, При этомсработавший элемент И 17 третьейгруппы разрешает прохождение черезкоммутатор 18 и сумматор 20 на выход21 устройства логического адреса свыхода соответствующего регистра 3,Таким образом, если на входе 13 находится сигнал НУ, на выходе 19сигнал ВУ, то на сумматор 20 поступают коды нуля со всех коммутаторов18 (кроме одного) и с одного коммутатора логический адрес блока памяти, соответствующий установленному в регистре 6 Физическому адресу,Фо р мул а и з о бр е т е н и я Устройство для адресации блоков памяти по авт. св. Р 1394217, о т130 35 40 45 Составитель А,БаркинаРедактор А,Огар Техред И.Моргентал,Корректор Н,Ревскал Заказ 1523 Тираж ч 06, ПодписноеВНИИПИ Государственного комитета по изобретениям и открытчям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 Изобретение относится к автоматике и вычислительной технике, можетбыть использовано для адресации блоков в системе памяти и является усовершенствованием изобретения по аят,св.1394217,Цель изобретения - расширениефункциональных возможностей устрой"ства.На чертеже приведена Функциональная схема устройства.Устройство содержит группу переключателей 1, первую группу элементовИ 2, группу и регистров 3 условныхадресов, группу и схем 4 сравнения,счетчик 5, регистр 6 сдвига, вторуюгруппу и элементов И 7, группу элементов ИЛИ 8, элемент ИЛИ 9, коммутатор 10, элемент И 11. входысброса (.12), режима работы (13), тактовый (14), адресный (15) установкиФлага годности (16), и элементов И7 третьей группы, и коммутаторов 18группы, второй вход 19 режима работы устройства, сумматор 20 и выход21 логического адреса устройства,Устройство работает следующимобразом,Принцип работы устройства основанна присвоении неотключенным блокампамяти последовательно-непрерывныхадресов и: в соответствии с этим наустановлении взаимно однозначногосоответствия между логическими иФизическими адресами блоков памяти,Устройство работает в двух режимах; в режиме присвоения условныхнепрерывных адресов неотключеннымблокам памяти и в режиме выбораблока при обращении к памяти, Работа устройства в этих режимах не отличается от работы известного устройства,причем в первом режиме навходе 13 должен быть сигнал высокогоуровня (ВУ), а во втором режимесигнал низкого уровня (НУ),личающееся: тем, что, сцелью расширения Функциональных возможностей, в него введены третья груп"па и элементов И. (и = 1,2,, 1,, )группа и коммутаторов и суммаор,причем первый вхоц -го элемента Итретьей группы соединен с выходомх-го разряда регистра сдвига, выход1.-го элемента И третьей группы соединен с управляющим входом 1.-го коммутатора группы, информационный входкоторого соединен с выходом " -горегистра условных адресов, а выходс -м входом сумматора, выход которого является выходом логическогоадреса устройства, а второй входь-го элемента И третьей группы является вторым входом задания режима рабаты устройства,
СмотретьЗаявка
4620436, 14.12.1988
ВОЙСКОВАЯ ЧАСТЬ 32103
ПАРХОМЕНКО НИКОЛАЙ ГРИГОРЬЕВИЧ, ЛОЗБЕНЕВ ВЛАДИМИР ЮРЬЕВИЧ, КОЗЕЛКОВ СЕРГЕЙ ВИКТОРОВИЧ, ЧЕРНЯЕВ ВЛАДИМИР ГРИГОРЬЕВИЧ
МПК / Метки
МПК: G06F 12/00
Метки: адресации, блоков, памяти
Опубликовано: 15.05.1991
Код ссылки
<a href="https://patents.su/2-1649552-ustrojjstvo-dlya-adresacii-blokov-pamyati.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для адресации блоков памяти</a>
Устройство для контроля блоков управления
Номер патента: 1003088
Опубликовано: 07.03.1983
Автор: Акопов
МПК: G06F 11/10
Метки: блоков
...5, элемент ИЛИ б, триггер 7, информационные входы 8 -8 иустройства, тактовый 15вход 9, управляющий вход 10, синхронизирующий вход 11, выход 12 устройства.Устройство работает следующимобразом. 2 ОНа вход 10 поступает код операции,который получает блок управления(не показан ) для выбора режима работы, Тактовые импульсы, формируемыегенератором блока управления, поступают на вход 9, а сигнал окончанияработы поступает на вход 11 устройства.Перед началом работы триггер 7устанавливается в нулевое состояние,в счетчик 5 записывается числом щ,формируемое шифратором по коду навходе 10. Значение.в различнодлякаждого режима работы и определяетсязаранее. При этом в каждом тактеработы блока управления выполняется %сложение по модулю два...
Устройство для юстировки блока магнитных головок
Номер патента: 517927
Опубликовано: 15.06.1976
Авторы: Гуобужас, Ковганко, Скребе
МПК: G11B 5/56
Метки: блока, головок, магнитных, юстировки
...на соленоид от источника напряжения то или нное напряжение, т. е. тот или иной вид потенциала, можно регулировать 15 положение блока головок.На чертеже показана схема описываемогоустройства для юстировки блока магнитных головок.Блок головок 1 осуществляет заппсь илн 20 воспроизведение информации с использованием магнитного носителя 2. В частном случае, как это показано па чертеже, в качестве носителя может быть использован бараоаи.Блок закреплен на конце перемегцающегося 25 рычага 3, расположенного в полости соленоида 4. Рычаг также скреплен с гружипой 5.Фиксация рычага в выбранном положен гп осуществляется посредством зажима 6. Соле517927 Формула изобретения Составитель Г, СотниковТсхред Е. Подурушина Корректор Е. Рожкова Редактор...
Устройство для добычи блоков из наклонного пласта
Номер патента: 1153069
Опубликовано: 30.04.1985
Авторы: Литвинов, Наседкин, Палагин
МПК: E21C 47/10
Метки: блоков, добычи, наклонного, пласта
...и 16, при включении которых поворотные плиты 9 и 10 совершают поворот вокруг горизонтальной оси венцов 11 и 12, направляющих 17 и 181 траверс 19 и 20, режущих органов с приводами 21 и 22.Устройство для добычи блоков из наклонного пласта работает следующим образом.После выполнения подготовительных горных работ (для установки на рабочее место устройства),включающих разведку направления залегания пласта, например флогопитовой слюд 4, выравнивание Фронтальной рабочей плоскости, неплоскостность (от подошвы до кровли высотой 2,5 м и шириной эаходки 2 м) по всей фронтальной плоскости не более. 50-100 мм,выравнивание подошвы и установление специального рельсового пути параллельно рельсам откаточного штрека, устройство своим ходом подается на...
Устройство для сопряжения процессора с группой блоков памяти
Номер патента: 1587518
Опубликовано: 23.08.1990
МПК: G06F 13/00
Метки: блоков, группой, памяти, процессора, сопряжения
...счетчиков 4, то на выходе дешифратора 10 появляется сиг 5 нал, разрешающий работу дешифратору 11 и дешифратору 9. Так как с выхода регистра 8 на информационные входы дешифратора 9 поступает код адреса одного из функциональных узлов, то один из выходов этого дешифратора активируется и тем самым разрешает работу одному из Функциональных узлов (триггеру 13 или одному из дешифраторов 12, 151, 15.2, 16). На этом ад ресная часть цикла любого обмена завершается.Цикл "Вывод". В этом цикле процессор после установки на магистрали сигнала "ОБМ." снимает с магистрали адрес 20 и выставляет данные, предназначенные для вывода на магистраль. Эти данные через приемопередатчики 7 поступают на информационные входы функцирнальньж узлов; триггера 13,...
Устройство для сопряжения процессора с группой блоков памяти
Номер патента: 1501071
Опубликовано: 15.08.1989
Авторы: Бабкин, Кабардин, Коробков, Шитиков
МПК: G06F 13/00
Метки: блоков, группой, памяти, процессора, сопряжения
...Далее устройство 1 снимает сигнал "Ответ", приемопередатчик 7 переключается в исходноесостояние, прекращается передача инФормации через буйер 3 данных, Процессор снимает сигнал 11 ОБМ" и на этомцикл обмена "Ввод заканчивается,В алгоритмах для циклов записи и чтения одного слова блоков б памяти (Фиг, 4 и 5) приняты обозначения:Х - константа или имя константы;ЯХ - константа есть абсолютныйадрес;(Х) - содержимое ячейки или реги. стра Х есть данные; Я(Х) - содержимое ячейки или регистра Х есть абсолютный адресК; - имя регистра с номером ,Для случая сопряжения устройства1 с восемью блоками 6, емкостью по64 К 16-разрядных слов каждый узлыимеют адреса:1760008-1760368 Буферы данных 3176040 . Триггер 131760428 . Регистр 14 управления блоками...
Предыдущий патент: Устройство для контроля хода программ
Следующий патент: Устройство для ввода аналоговой информации
Случайный патент: Способ диагностики кобальтовой миокардиопатии